[0048] 以下结合附图对本发明作进一步说明。
[0049] 如图1和2所示，一种用于光遗传刺激和电生理记录的LED光电极，包括记录电极层1、电磁屏蔽层2和LED光刺激层3。依次层叠设置的记录电极层1、电磁屏蔽层2、LED光刺激层
3形成具有光刺激和电生理记录功能的刚性神经光电极结构。刚性神经光电极结构分为电极基部4和探针5。探针5的尖端设置有暴露的记录电极点1‑1和微LED光刺激位点。记录电极点1‑1位于记录电极层1；微LED光刺激位点位于LED光刺激层3。LED光刺激层3的主体材料为SiO2。LED光刺激层3上设置有供电导线；记录电极层1包括下绝缘层、导电层和上绝缘层。导电层设置在上绝缘层与下绝缘层之间。上绝缘层及下绝缘层的材料采用氧化硅(SiO2)。导电层采用为Cr/Au双层膜；Cr(铬)层的厚度为20纳米；Au(金)层的厚度为200纳米。导电层形成信号导线。
[0050] 电极基部4设置有多个焊盘，用于采集输出记录电极点1‑1采集到的电信号以及向微LED光刺激位点发送信号，控制微LED光刺激位点的亮度和发光频率。记录电极点1‑1、微LED光刺激位点分别通过记录电极层1内的信号导线、LED光刺激层3内的供电导线与电极基部4上对应的焊盘相连。微LED光刺激位点采用原位集成的硅基氮化镓微LED。通过微加工技术在硅衬底上实现外延生长和图形化，使得微LED光刺激位点可以直接原位集成在光电极的探针5尖端。电磁屏蔽层2的主体材料为SiO2。电磁屏蔽层2中设置有金属层2‑1；屏蔽金属层2‑1的材质为Cu(铜)。电磁屏蔽层2设置在LED光刺激层3和记录电极层1之间。电磁屏蔽层2内的金属层2‑1接地；电磁屏蔽层2将连接微LED光刺激位点的供电导线与连接记录电极的信号导线分割在不同的层，能够大大降低LED的控制信号对记录通道数据的电磁干扰。
[0051] 实施例1
[0052] 前述的用于光遗传刺激和电生理记录的LED光电极的制备方法的具体步骤如下：
[0053] S1：使用硅片作为光电极衬底，在衬底上设置LED光刺激层3，并通过微加工技术实现微LED光刺激位点的图形化；微LED光刺激位点集成多个，从而实现多通道光刺激功能。
[0054] S2：在LED光刺激层3上沉积出一层电磁屏蔽层2，通过电磁屏蔽来减少LED对记录通道的电磁干扰。
[0055] S3：在电磁屏蔽层2上通过微加工技术实现记录电极层1的图形化，在记录电极层1中集成多个记录通道实现高分辨率的电生理信号记录。
[0056] S4：释放探针5。
[0057] LED光刺激层3的制备：
[0058] 如图3中(1)所示，使用SOI硅片(绝缘体上硅)作为光电极的衬底，将衬底依次放入丙酮、乙醇、去离子水中分别超声清洗5分钟，然后用氮气吹干后放入180℃烘箱中烘烤3小时。
[0059] 如图3中(2)所示，在衬底上外延生长GaN/InGaN多量子陷(MQW)的LED光刺激层3。
[0060] 如图3中(3)所示，在LED光刺激层3上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0061] 如图3中(4)所示，使用离子束刻蚀将光刻胶上的图形转移到LED光刺激层3，形成LED的台面结构。
[0062] 如图3中(5)所示，通过PECVD(等离子体增强化学的气相沉积法)沉积一层500nm厚的SiO2用来钝化LED光刺激层3。
[0063] 如图3中(6)所示，在LED光刺激层3上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0064] 如图3中(7)所示，通过RIE(反应离子腐蚀技术)刻蚀SiO2，用于形成LED台面上的p‑GaN和底层上n‑GaN的接触窗口。
[0065] 如图3中(8)所示，在LED光刺激层3上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0066] 如图3中(9)所示，蒸发出Ti/Al/Ti/Au层作为LED光刺激层3内的导电层，厚度分别为50/250/50/100nm。
[0067] 如图3中(10)所示，把探针5放入剥离液中，剥离光刻胶上的Ti/Al/Ti/Au，从而形成LED光刺激层3的供电导线。
[0068] 电磁屏蔽层2设计：
[0069] 如图4中(1)所示，在图1中(10)的基础上，在LED光刺激层3上通过PECVD沉积一层SiO2绝缘层。
[0070] 如图4中(2)所示，溅射材质为Cu的金属层2‑1，厚度为100nm，使得SiO2绝缘层成为探针5的电磁屏蔽层2。
[0071] 如图4中(3)所示，在金属层2‑1上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0072] 如图4中(4)所示，湿法刻蚀金属层2‑1，将光刻胶上的图形转移到金属层2‑1上，形成完整的电磁屏蔽层2。
[0073] 记录电极层1的集成：
[0074] 如图5中(1)所示，在图2中(4)的基础上，在电磁屏蔽层2上通过PECVD沉积一层SiO2，作为记录电极层1内的下绝缘层。
[0075] 如图5中(2)所示，在下绝缘层上溅射Cr/Au，厚度分别为20/200nm，作为记录电极层1内的导电层。
[0076] 如图5中(3)所示，在导电层上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0077] 如图5中(4)所示，在导电层上使用湿法刻蚀先后将Au层和Cr层图形化。
[0078] 如图5中(5)所示，在导电层上通过PECVD沉积一层SiO2，作为记录电极层1内的上绝缘层。
[0079] 如图5中(6)所示，在上绝缘层上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0080] 如图5中(7)所示，通过RIE刻蚀将光刻胶上的图形转移到上绝缘层，暴露出探针5上的电极点和电极基部4上的焊盘。
[0081] 释放探针5：
[0082] 如图6中(1)所示，在记录电极层1上溅射一层Cu金属层2‑1，作为第一硬掩模，厚度为100nm。
[0083] 如图6中(2)所示，在第一硬掩模上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0084] 如图6中(3)所示，湿法刻蚀第一硬掩模，将光刻胶上图形转移到第一硬掩模上。
[0085] 如图6中(4)所示，正面反应离子刻蚀(RIE)记录电极层1、电磁屏蔽层2上的SiO2如图6中(5)所示，通过离子束刻蚀LED光刺激层3中的n‑GaN层。
[0086] 如图6中(6)所示，正面深反应离子刻蚀(DRIE)衬底正面上的硅。
[0087] 如图6中(7)所示，背面(衬底的背面)溅射溅射一层Cu，作为第二硬掩模，厚度为100nm。
[0088] 如图6中(8)所示，在第二硬掩模上甩胶后使用平面光刻技术将光刻胶图形化，光刻胶为正胶，厚度为5微米。
[0089] 如图6中(9)所示，刻蚀第二硬掩模，将光刻胶上图形转移到第二硬掩模上。
[0090] 如图6中(10)所示，背面反应离子刻蚀(RIE)衬底背面的SiO2。
[0091] 如图6中(11)所示，背面深反应离子刻蚀(DRIE)衬底背面的硅。
[0092] 如图6中(12)所示，通过RIE刻蚀衬底仅剩的SiO2部分，释放探针5，并湿法刻蚀去除第二硬掩模。
[0093] 实施例2
[0094] 本实施例与实施例1的区别在于：
[0095] LED光刺激层3的制备中，使用普通双面抛光硅片作为光电极的衬底。
[0096] 电磁屏蔽层2设计及记录电极层1的集成均与实施例1相同。
[0097] 释放探针5中，在步骤(6)正面深反应离子刻蚀(DRIE)衬底正面上的硅，且刻蚀深度要大于探针5的实际厚度。
[0098] 步骤(10)至(12)更换为：背面深反应离子刻蚀(DRIE)硅，刻蚀深度为硅片厚度减去探针5实际厚度，通过过刻蚀来打通正面和反面的轮廓线，从而释放电极。
