[0027] 以下结合附图对本发明作进一步说明。
[0028] 如图1所示，一种谐波控制网络，包括第一微带线T1、第二微带线T2、第三微带线T3、第四微带线T4、第五微带线T5和第六微带线T6。第一微带线T1的一端与F类功率放大器内晶体管的输出端(漏极)相连，另一端与第二微带线T2的一端相连。第二微带线T2的另一端与第三微带线T3及第五微带线T5的一端相连。第五微带线T5的另一端悬空。第三微带线T3的另一端与第四微带线T4的一端相连；第四微带线T4的另一端与第六微带线T6的一端相连。第六微带线T6的另一端悬空。
[0029] 晶体管的输入端(栅极)接输入基波匹配电路1及栅极偏置电路的输出端。第四微带线T4连接第六微带线T6的那端还与输出基波匹配电路2的输入端相连。第二微带线T2连接第三微带线T3的那端还与漏极偏置电路的输出端相连。输入基波匹配电路1、输出基波匹配电路2分别通过对晶体管栅极、漏极进行阻抗匹配得到的。阻抗匹配的目标是尽可能的减小信号进入电路后的反射。栅极偏置电路、漏极偏置电路分别在晶体管的栅极、漏极提供直流电压来维持晶体管的正常工作，同时保证晶体管偏置在B类或者AB类。
[0030] 第一微带线T1、第三微带线T3、第五微带线T5及第六微带线T6均为矩形微带线；第二微带线T2及第四微带线T4均为锥形微带线；第五微带线T5、第一微带线T1和第二微带线T2共同控制二次谐波。第六微带线T6、第三微带线T3和第四微带线T4共同控制三次谐波。第五微带线T5的电长度为λ/8。第六微带线T6的电长度为λ/12。第一微带线T1的电长度在λ/9.5～λ/8.5之间。第三微带线T3的电长度在λ/13.5～λ/12.5之间。第一微带线T1与第二微带线T2的电长度之和在λ/8.5～λ/7.5之间。第三微带线T3与第四微带线T4的电长度之和在λ/12.5～λ/11.5之间。λ为电磁波波长。
[0031] 锥形微带线在中心频率下的归一化阻抗值Z(z)的表达式如下：
[0032]
[0033] 式(1)中， Z0为锥形微带线输入端所连接电路的阻抗值(即为应用本发明的F类功率放大器内输入基波匹配电路1在中心频率下的阻抗值)。ZL为锥形微带线输出端所连接电路的阻抗值(即为应用本发明的F类功率放大器内输出基波匹配电路2在中心频率下的阻抗值)。l为锥形微带线的长度；z为微带线距离输入端的长度系数，取值为54.5。
[0034] 由式(1)可得，第二微带线T2的长度l1的表达式如式(2)所示，
[0035]
[0036] 式(2)中， 为第二微带线T2在中心频率下的归一化阻抗值，根据第二微带线T2的电长度在ADS软件(Advanced Design system)中求出；第二微带线T2的电长度等于第五微带线T5的电长度减去第一微带线T1电长度的所得值。
[0037] 由式(1)可得，第四微带线T4的长度l2的表达式如式(3)所示，
[0038]
[0039] 式(3)中， 为第四微带线T4在中心频率下的归一化阻抗值，根据第四微带线T4的电长度在ADS软件中求出；第四微带线T4的电长度等于第六微带线T6的电长度减去第三微带线T3电长度的所得值。
[0040] 第二微带线T2连接第一微带线T1那端的宽度、连接第五微带线T5那端的宽度，分别在ADS软件中根据Z0、ZL求出。第四微带线T4连接第三微带线T3那端的宽度、连接第六微带线T6那端的宽度，分别在ADS软件中根据Z0、ZL求出。
[0041] 在现有技术中，谐波控制网络仅包括第三微带线T3、第五微带线T5和第六微带线T6。根据阻抗变换理论，可以得到现有谐波控制网络的输入阻抗Zin(f)的公式如式4所示，[0042]
[0043] 式(4)中，j为虚数符号；Z5为第五微带线T5的特征阻抗值；Z3为第三微带线T3的特征阻抗值；Z6为第六微带线T6的特征阻抗值；f为实际频率(即F类功率放大器工作时的频率)；f0为设计中心频率(即F类功率放大器在设计中确定的中心频率)。
[0044] 视频带宽的大小是根据输入阻抗的大小确定的，输入阻抗越大，则带宽越小。由于第五微带线T5、第三微带线T3及第六微带线T6都是根据F类功率放大器的设计需要直接确定的。故输入阻抗的大小无法通过直接改变第五微带线T5、第三微带线T3及第六微带线T6特征阻抗值的方式进行缩小。而无法缩小输入阻抗就使得现有F类功率放大器的带宽无法得到拓展。
[0045] 在本发明的输入阻抗Zin(f)′的公式如式5所示，
[0046]
[0047] 式(5)中，Z5′为第一微带线T1、第二微带线T2并联上第五微带线T5之后的总阻抗值，表达式如式(6)所示。Z3′为第三微带线T3串联上第四微带线T4的总阻抗值，表达式如式(7)所示。
[0048]
[0049]
[0050] 式(6)中，Z1为第一微带线T1的特征阻抗值；β为相位常数，取值为2π/λ；lx1为第一微带线T1的电长度；Z2,5为第二微带线T2并联上第五微带线T5的总阻抗值，表达式如式(8)所示。
[0051] 式(7)中，Z4为第四微带线T4的特征阻抗值；β为相位常数，取值为2π/λ；lx3为第三微带线T3的电长度。
[0052]
[0053] 式(8)中，Z2为第二微带线T2的特征阻抗值；lx2为第二微带线T2的电长度；Z5x为第五微带线T5的阻抗值，表达式如式(9)所示。
[0054]
[0055] 式(9)中，lx5为第五微带线T5的电长度。
[0056] 由于并联之后阻抗值减小，故Z5′的模必然小于第五微带线T5的特征阻抗值Z5。
[0057]
[0058] 由于第四微带线T4的电长度小于第三微带线T3的电长度，故Z4＜Z3。因为第三微带线T3的电长度lx3<λ/8，故tan(β·lx3)＜1，进而可得Z3′的模小于＜Z3。
[0059] 由此可得，故在实际频率f不变的情况下，Zin(f)′必然小于Zin(f)，因此，本发明的视频带宽必然大于现有谐波控制网络的视频带宽。
[0060] 在输入信号为1.7～2.7GHz的连续波、输入功率为28dBm的条件下，用ADS软件对采用本发明的F类功率放大器、基站功率放大器、现有F类功率放大器分别进行效率模拟仿真。仿真结果如图2所示，可以看出，基站功率放大器的下落只能达到50％左右。现有F类功率放大器设计带宽只有200MHz，效率仅在2.1‑2.3GHz的频段内才能达到70％以上，无法满足现代基站对于功率放大器指标的需求。采用本发明的F类功率放大器的效率在1.7‑2.7GHz的频段内均能达到70％以上，可见本发明能够的保证功率放大器高效率的同时大大提高视频带宽。
[0061] 采用该谐波控制网络的F类功率放大器的设计方法，通过以下步骤进行设计和实现：
[0062] 步骤一：在ADS软件中设计栅极偏置电路及漏极偏置电路，得到一个偏置在B类或者AB类功率放大器，并进行输入基波匹配电路1和输出基波匹配电路2的匹配。
[0063] 步骤二：在ADS软件中将该谐波控制网络中的第一微带线T1与晶体管的输出端相连，第四微带线T4与输出基波匹配电路2的输入端相连，第二微带线T2连接第三微带线T3的那端与漏极偏置电路相连。得到原理图。
[0064] 步骤三：在ADS软件中调节步骤二所得原理图内第一微带线T1及第三微带线T3的电长度，使得ADS软件模拟出的F类功率放大器在设计带宽内的效率值均在70％以上。从而达到扩大整个功率放大器的带宽实现高效率宽带的目的。得到新的原理图，进入步骤四。
[0065] 步骤四：在ADS软件中将步骤三所得原理图导出形成版图。再进行版图、原理图联合仿真。若版图、原理图联合仿真所得的F类功率放大器在设计带宽内的效率值均大于70％，则直接进入步骤五。若版图、原理图联合仿真所得的F类功率放大器在设计带宽内的效率值出现小于或等于70％的情况，则调整栅极偏置电路、漏极偏置电路内电容的容值，并重复步骤三。
[0066] 步骤五：根据步骤四所得的版图加工出F类功率放大器。
