[0027] 以下是本实用新型的具体实施例，对本方案做进一步阐述。但本实用新型并不限于这些实施例。
[0028] 针对现有技术中单一类型功率放大器设计效率和带宽不能兼顾的缺陷，本实用新型通过大量的理论和实验研究，并对F类功率放大器和J类功率放大器的原理进行深入的分析，最终设计能够混合两类功率放大器，从而拓宽了功率放大器的带宽同时保证了其效率。
[0029] 参见图1，所示为本实用新型宽带混合F/J类功率放大器原理框图，包括输入匹配模块、偏置电路模块、晶体管、混合谐波控制模块，输出基波匹配模块，其中，
[0030] 所述的输入匹配模块与晶体管的输入端相连接，用于将射频源阻抗匹配到晶体管阻抗；
[0031] 所述偏置电路模块包括栅极偏置电路模块和漏极偏置电路模块，分别与晶体管的输入端和输出端相连接，用于阻断射频信号流入电源以及设置静态工作点；
[0032] 所述混合谐波控制模块与晶体管的输出端相连接，采用多点混合谐波控制匹配实现至少三个频率点的谐波阻抗控制以实现功率放大器混合，其中，控制中间频率点的二次谐波阻抗短路同时三次谐波阻抗开路，以实现F类功率放大器的特征；以及控制另外两个频率点的二次谐波短路，以实现J类功率放大器的特征；
[0033] 所述输出基波匹配模块与混合谐波控制模块相连接，用于将谐波控制电路后的阻抗匹配至负载阻抗，以实现最大效率传输。
[0034] 参见图2，所示为输入匹配模块的原理框图，至少设置隔直电容C1、微带传输线Z2、Z3、Z4、Z5、Z7和RC并联稳定电路，其中，隔直电容C1的一端与射频源输入端相连接，隔直电容C1的另一端与微带传输线Z2的一端相连接，微带传输线Z2的另一端与微带传输线Z3的一端和微带传输线Z4的一端相连接，微带传输线Z4的另一端与RC并联稳定电路的一端相连接，RC并联稳定电路的另一端与微带传输线Z5的一端相连接，微带传输线Z5的另一端与偏置电路模块和微带传输线Z7的一端相连接，微带传输线Z7的另一端与晶体管的输入端相连接。
[0035] 栅极偏置电路模块设置稳定电阻和耦合电容，漏极偏置电路模块设置耦合电容。
[0036] 栅极偏置电路模块至少设置微带传输线Z6、电阻R1和电容C3，其中，微带传输线Z6一端和电源以及电容一端C3相连接，电容C3的另一端接地；微带传输线Z6另一端和电阻R1的一端相连接，电阻R1的另一端和晶体管的输入端相连接；所述漏极偏置电路模块至少设置微带传输线Z15和电容C4，其中，微带传输线Z15一端和电源以及电容C4一端相连接；微带传输线Z15另一端和混合谐波控制模块的输出端相连接，电容C4的另一端接地。
[0037] 参见图3，所示为混合谐波控制模块的原理框图，至少设置微带传输线Z8、Z11、Z14、Z9、Z10、Z12和Z13，其中，微带传输线Z8一端和晶体管输出端相连接，微带传输线Z8另一端与微带传输线Z9的一端、微带传输线Z10的一端和微带传输线Z11一端相连接；微带传输线Z11的另一端与微带传输线Z12的一端、微带传输线Z13的一端和微带传输线Z14的一端相连接；微带传输线Z14的另一端作为混合谐波控制模块的输出端。
[0038] 参见图4，所示为输出基波匹配模块的原理框图，至少设置微带传输线Z16、Z18、Z20、Z17、Z19和Z21，其中，微带传输线Z16的一端与混合谐波控制模块的输出端相连接，微带传输线Z16的另一端与微带传输线Z17的一端和微带传输线Z18的一端相连接，微带传输线Z18的另一端与微带传输线Z19的一端和微带传输线Z20的一端相连接，微带传输线Z20的另一端与微带传输线Z21的一端和电容C5的一端相连接，电容C5的另一端作为输出基波匹配模块的输出端和负载端相连接。
[0039] 上述技术方案中，通过宽带混合F/J类混合谐波控制设计，拓宽了功率放大器的带宽，同时保证效率不会因为带宽的增加而下降。同时，采用了F/J混合设计，不需要所有频率点采用F类的设计方式控制二、三次谐波，减小了电路的尺寸和整个频段效率的波动幅度。
[0040] 所述的输入匹配模块包含三个部分,如图2所示，虚线框中为输入匹配模块，第一部分输出基波匹配部分，它包括Z2,Z4,Z5,Z7四段串联微带线和Z3一段串联微带线，将射频阻抗匹配到晶体管源阻抗。第二部分是RC选频网络，因为晶体管内部有负阻产生振荡导致电路不稳定，采用RC选频网路抵消负阻提高稳定性。第三部分是电容C1隔直电容用于隔离直流电源中的直流电。由于电容和RC电容主要与频率有关，其所选值较小，计算可以忽略，具体输入匹配计算公式如下：
[0041]
[0042]
[0043]
[0044] Z′3＝Z′4//-jZ3 cot(θ3) (4)
[0045]
[0046] 所述的栅极和漏极偏置电路模块，如图2，3所示，虚线框以外为栅极和漏极偏置电路，第一部分是栅极偏置电路模块，它由Z6组成，采用传统 短路短截线阻断射频信号流入电源，R为稳定电阻，C3为耦合电容，将小部分短截线没有阻断的射频信号短路到地，最后接入电源设置静态工作点。第二部分漏极偏置电路模块类似，采用 短路短截线Z15以及耦合电容C4,同样接入电源设置静态工作点，具体利用公式如下：
[0047]
[0048] 所述的混合谐波控制模块包含Z8,Z11,Z14三段串联微带线和Z9,Z10,Z12,Z13四段并联微带线，如图3所示，虚线表示不同平面的阻抗。其中四段并联微带线分别为三个频率点的高次谐波控制微带线。通过选择三个频率点f1,f2,f3，频率点f1,f3采用J类功率放大器的控制方式只控制二次谐波短路，频率点f2采用F类功率放大器的控制方式控制二次谐波短路，三次谐波开路。Z8,Z11两段串联微带线用于将晶体管阻抗匹配到短路点，Z14用于阻抗调谐，具体计算公式如下：
[0049]
[0050]
[0051]
[0052]
[0053]
[0054]
[0055]
[0056] Z′A＝ZA//-jZ9 cot(θ9)//-jZ10 cot(θ9) (16)
[0057]
[0058] Z′B＝ZB//-jZ12 cot(θ12)//-jZ13 cot(θ13) (18)
[0059] 所述输出基波匹配模块与输入匹配模块类似，它包Z17,Z19,Z21三段并联开路微带线，如图4所示，虚线框中为输出基波匹配模块。对应不同的负电抗值用于抵消输出基波匹配模块中Z16,Z18,Z20三段串联微带线中的电抗值。由于微带线计算公式是非线性，从而能够满足宽带中的基波匹配。利用的计算公式如下：
[0060]
[0061] 其中，Zfw是利用公式迭代计算六段微带线后的阻抗。
[0062] 整体原理图如图5所示，两端分别加上一端微带线用于焊接射频输入端口以及负载测试端口。
[0063] 以下详述本实用新型宽带混合F/J类功率放大器的设计过程：
[0064] 设计电路带宽为1-2.8GHz，中心频率设置为f0＝1.8GHz，用于整个电路基波匹配。三个谐波控制频率点f1＝1.8GHz、f2＝2.2GHz、f3＝2.6GHz。同时借助ADS软件进行负载牵引的到三个频率点基波阻抗、二次谐波阻抗、三次谐波阻抗。分别为，Zs＝18.357+j*2.6,ZL(f1)＝17.15+j*12.99，ZL(f2)＝19.20+j*9.37，ZL(f3)＝13.79+j*7.25，ZL(2f1)＝17.84+j*
7.34，ZL(2f2)＝17.95-j*10.95，ZL(2f3)＝24.78-j*11.2，ZL(3f2)＝29.20-j*9.69，静态工作点VDS＝28V,VGS＝-2.7V其混合F/J类功率放大器通过如下步骤实现：
[0065] 设计输入匹配模块，因为输入匹配整个电路性能影响不大，只需要保证射频信号传输损耗较小，因此采用传统的T型直接匹配，采用计算公式(1)-(5)，并利用工具仿真得出该频率点下的RC串联值以及电容值,同时为了便于焊接加上一段微带线Z1。最后通过ADS转换工具将阻抗Z和电长度θ转换成宽度W和长度L，以下表示相同。最终得到W1＝3.7mm，L1＝4.4mm，W2＝5.3mm，L1＝7.2mm，W3＝1.5mm，L3＝9.6mm，W4＝2.8mm，L4＝5.7mm，W5＝10.4mm，L5＝5.9mm，W7＝10.4mm，L7＝6.4mm。C1＝18pF,C2＝6pF,R＝3Ω。
[0066]
[0067]
[0068]
[0069] Z′3＝Z′4//-jZ3 cot(θ3) (4)
[0070]
[0071] 其中Z′n为微带线各段目标阻抗，Zn为传输线各段本身特征阻抗，θn为微带线电长度。
[0072] 设置栅极、漏极偏置电路模块，偏置电路采用常规 线短路短截线，利用公式(6)可以得出短截线对于射频信号呈现开路，以此阻断射频信号进入电源，Z6,Z15特征阻抗自由设置，电阻常规采用50Ω，同时利用仿真工具仿真耦合电容以及微带线转换，最终得到W6＝1mm，L6＝19.3mm，W15＝1mm，L15＝20.6mm，C3＝8pF，C4＝11pF，R1＝50Ω。
[0073]
[0074] 混合谐波控制模块设计，因为采用多点谐波控制，采用Z9,Z10,Z12,Z13四段微带线对ZL(2f1)，ZL(2f2)，ZL(2f3)谐波阻抗进行短路控制，ZL(3f2)谐波阻抗开路控制，利用公式(7)-(8)另ZL(2f3)
[0075] ZL(3f2)在A点短路，设置Z9波长为 Z10波长为 实现了f2三次谐波阻抗开路，f3二次谐波短路。同样利用公式(9)-(14)使ZL(2f1)，ZL(2f2)在B点处短路，设置Z12波长为Z13波长为 实现f1二次谐波阻抗开路，f2二次谐波短路。利用公式(15)-(18)算出微带线基波阻抗，Z14用于阻抗调谐，最终得到W8＝1.4mm，L8＝5.1mm，W9＝3.5mm，L9＝5.6mm，W10＝3.2mm，L10＝8.7mm，W11＝2.1mm，L11＝6.6mm，W12＝1.1mm，L12＝10.1mm，W13＝1mm，L13＝12mm，W14＝1.8mm，L14＝1.9mm。
[0076]
[0077]
[0078]
[0079]
[0080]
[0081]
[0082]
[0083] Z′A＝ZA//-jZ9 cot(θ9)//-jZ10 cot(θ9) (16)
[0084]
[0085] Z′B＝ZB//-jZ12 cot(θ12)//-jZ13 cot(θ13) (18)
[0086] 其中，ZL(f1),ZL(f2),ZL(f3)为三个频率点的基波阻抗，ZL(2f1),ZL(2f2),ZL(2f3)为三个频率点的二次谐波阻抗，ZL(3f1),ZL(3f2),ZL(3f3)为三个频率点的三次谐波阻抗,ZA(2f1),Z′A(2f2)不同平面下计算的二次谐波阻抗,ZA,Z′A,ZB,Z′B为不同平面下计算的基波阻抗,θ2f,θ3f为二次谐波和三次谐波的电长度。
[0087] 输出基波匹配模块设计，包括Z17,Z19,Z21三段并联开路微带线和Z16,Z18,Z20三段串联微带线，不同频率点下的基波阻抗匹配可以通过三段开路微带线相互调谐，使得基波阻抗电路平衡了整个频段下的性能，末端连接一个隔直电容，附加两段微带线用于电容焊接，通过计算公式(19)迭代，最终得到W16＝2.4mm，L16＝13.2mm，W17＝5.4mm，L17＝2.4mm，W18＝2.3mm，L18＝13.1mm，W19＝5.8mm，L19＝2.9mm，W20＝1.7mm，L20＝1mm，W21＝1.6mm，L21＝3.7mm,W22＝1.26mm，L22＝4mm,W23＝1.26mm，L23＝4mm。
[0088]
[0089] 其中，Zfw是利用公式迭代计算六段微带线后的阻抗，Z′L为前级基波阻抗。
[0090] 根据以上叙述的理论，通过ADS进行电路仿真，其仿真结果如图6所示，纵轴左边表示输出功率和增益，纵轴右边表示漏极效率。其中，在1-2.8GHz下漏极效率为65％-71％，效率幅度相差6％，输出功率为40-42dBm，增益大于10dB。
[0091] 以上实施例只是用于帮助理解本实用新型的方法及核心思想，对应本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干的改进和修饰，这些改进和修饰也落入本实用新型权利要求保护范围内。对这些实施例的多种修改对本领域的专业技术人员来说是显而易见的，本申请中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下在其它实施例中实现。因此，本实用新型将不会被限制于本申请所示的这些实施例，而是要符合与本申请所公开的原理和新颖特点相一致的最宽的范围。
