[0038] 下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0039] 如图1所示，位于氧化层4上方的浮栅3由于浅沟道隔离结构6的限制不能移动，而在目前的Flash制作工艺中，控制栅2与外围逻辑电路的栅极为同一层次。美国SST公司提出的新型的Flash结构如图2所示，控制栅2、浮栅3和逻辑栅5分别为不同的多晶硅层次，而且控制栅2的制作工艺要在逻辑栅5的制作工艺之前，在这种结构中控制栅2不能被单独存在于存储阵列外。
[0040] 基于上述图1和图2中Flash结构，本发明公开了一种实现局部互连的结构及方法，利用Flash结构中的控制栅作为局部的互连，从而可以让控制栅独立的存在于电路中，用于局部的互连，当控制栅做局部互连线时，不能在有源区的上方，因为控制栅如果在有源区的上方，而且控制栅和有源区距离太近的话，控制栅和有源区就会形成MOS管，这样控制栅不仅起不到局部互连的作用，还会破坏原来的电路结构，因此这里将控制栅作为局部互连线时，控制栅的位置要位于浅沟道隔离层的上面。
[0041] 如图3-5所示，本实施例涉及一种实现局部互连的结构，该结构可基于Flash结构，具体的，该结构包括：具有浅沟槽隔离结构6和有源区的衬底1，以及位于浅沟槽隔离结构6上表面的隔离层7，且该隔离层7不与有源区形成接触；以及位于隔离层上表面的控制栅2，该控制栅2通过隔离层7与浅沟槽隔离结构6相互隔离；该结构还包括连接线8(对应图5中的连接线10)，连接线8(10)与控制栅2电连接以将控制栅2引出，进而实现局部互连。
[0042] 在本发明一个优选的实施例中，连接线8嵌入设置于控制栅2上部，且连接线8的上表面与控制栅2的上表面齐平，如图4所示的结构。
[0043] 在本发明一个优选的实施例中，连接线10位于控制栅2的两侧，且与控制栅2的两侧均形成接触，如图5所示的结构。
[0044] 在本发明一个优选的实施例中，上述实现局部互连的结构还包括：与连接线8(10)电连接以将控制栅2引出，进而实现局部互连的互连层9(该互连层9未于图5中示出)，如图4所示的结构。
[0045] 在此基础上，进一步的，上述互连层9为金属或多晶硅栅。
[0046] 在本发明一个优选的实施例中，控制栅2的材质为多晶硅。
[0047] 在本发明一个优选的实施例中，隔离层7为硅的氧化物-硅的氮化物-硅的氧化物构成的ONO三明治结构。
[0048] 此外，如图3-5所示，本实施例还公开了一种实现局部互连的方法，具体包括如下步骤：
[0049] 步骤S1，提供一具有浅沟槽隔离结构6和有源区的衬底1，利用浅沟槽隔离结构6来将有源区进行隔离。形成该具有浅沟槽隔离结构6和有源区的衬底1的工艺为本领域技术人员所熟知，在此便不予赘述。
[0050] 步骤S2，于浅沟槽隔离结构6的上方形成隔离层7后，制备一控制栅2覆盖隔离层7的上表面，形成如图3所示的结构。
[0051] 在本发明一个优选的实施例中，隔离层7为硅的氧化物-硅的氮化物-硅的氧化物构成的ONO三明治结构。
[0052] 在本发明一个优选的实施例中，控制栅2的材质为多晶硅。
[0053] 具体的，首先，于浅沟槽隔离结构6的上方依次沉积第一氧化硅层、氮化硅层、第二氮化硅层和多晶硅层；其次，依次移除多余的多晶硅层、第二氧化硅层、氮化硅层和第一氮化硅层，剩余的第二氧化硅层、氮化硅层和第一氮化硅层形成仅覆盖浅沟槽隔离结构6上表面的隔离层7，剩余的多晶硅层形成上述控制栅2。
[0054] 步骤S3，继续形成与控制栅2电连接的连接线8(10)，通过连接线8(10)将控制栅2引出以实现局部互连。
[0055] 在本发明一个优选的实施例中，形成与控制栅2电连接的连接线8，具体为：首先，采用CMOS接触孔工艺(可以在控制栅2上直接打孔)，部分刻蚀控制栅2形成接触孔；其次，于接触孔中填充导电材料形成连接线8。
[0056] 在本发明一个优选的实施例中，在形成与控制栅2电连接的连接线8(10)后，继续形成与连接线8(10)电连接的互连层9(该互连层9并未于图5中示出)，该互连层9与连接线8(10)形成接触，通过该连接线8(10)和互连层9将控制栅2引出以实现局部互连，形成如图4所示的结构。
[0057] 在本发明一个优选的实施例中，第一互连层9为用控制栅2做互连时的互连的层次，该第一互连层9可以为金属或多晶硅栅等。
[0058] 在本发明一个优选的实施例中，形成与控制栅2电连接的连接线8，具体为：采用CMOS接触孔工艺，于控制栅2两侧分别形成连接线10，形成如图5所示的结构。
[0059] 在本发明中，无论是上述哪一种实施例，用控制栅做局部互连的制作工艺都是在逻辑栅的制作工艺之前。
[0060] 不难发现，本实施例为与上述实现局部互连的结构的实施例相对应的方法实施例，本实施例可与上述实现局部互连的结构的实施例互相配合实施。上述实现局部互连的结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实现局部互连的结构的实施例中。
[0061] 下面我们举个例子说明用控制栅做局部互连的应用。
[0062] 我们以6管静态随机存储器(SRAM)为例来说明，6管静态随机存储器的电路图如图6所示，其中T1到T6为6个MOS管，在现代SRAM的制作工艺中，T3和T5的栅极和T4和T6的有源区之间的互连是用金属互连的，T4和T6的栅极和T3和T5的有源区之间的互连也是由金属互连的，相应的版图如图7所示，图中11为金属互连线。
[0063] 本发明中利用控制栅做局部互连的6管静态随机存储器(SRAM)单元的版图如图8所示。我们将T3和T5的栅极和T4和T6的有源区之间的金属互连线11换做控制栅互连线16，T4和T6的栅极和T3和T5的有源区之间的金属互连线11也换做控制栅互连线16，这样可以减小了所用的金属层数，减小了器件所用的层次，从而有效减小了器件的面积，而且用控制栅代替金属做互连线，增大了图6中节点a、b、c、d的电容，增大了耦合的速率，信号可以很快从一端耦合到另外一端，比如图6中从节点a耦合到节点b，从节点d耦合到节点c，加快了器件的翻转速度，提高了静态随机存储器的速度。
[0064] 综上所述，本发明公开的一种实现局部互连的结构及方法，通过将控制栅设置在浅沟道隔离结构的上方，在集成电路制作中将控制栅应用于局部互连，从而可以减小器件所用的层次，进而减小器件的面积，且不会造成器件串扰。
[0065] 本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0066] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
