[0021] 以下结合附图及实施例对本发明作进一步说明。
[0022] 如图1所示，一种半椭圆氧化沟槽LDMOS晶体管，包括衬底层12、埋氧层11、硅膜层和器件顶层。衬底层12位于最底部，材料为硅，采用P型掺杂；埋氧层11位于衬底层上方，材料为二氧化硅；硅膜层位于埋氧层11上方。硅膜层位于埋氧层11上方；硅膜层包括硅体1、源区2、漏区3、氧化沟槽4和漂移区5；硅体1和漏区3分设在硅膜层顶部两侧；硅体1呈凹形，材料为硅，采用P型掺杂；源区2处于硅体1的凹槽处，材料为硅，采用N型掺杂；漏区3材料为硅，采用N型掺杂；氧化沟槽4呈半椭圆形，顶点位于硅膜层上表面，材料为二氧化硅；漂移区5为硅膜层中除硅体1、源区2、漏区3和氧化沟槽4以外的所有区域，材料为硅，采用N型掺杂；沟道由源区2靠近漏区3的那个侧面和漂移区5之间硅体1提供。器件顶层在硅膜层上方，包括源电极6、栅氧化层7、栅电极8、扩展氧化层9和漏电极10；源电极6位于硅体和源区上方，覆盖部分硅体和源区；栅氧化层7位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极8位于栅氧化层7上方，并完全覆盖栅氧化层7；扩展氧化层9位于硅膜层上方，且与栅氧化层7贴紧，材料为二氧化硅；漏电极10位于漏区上方，完全覆盖漏区，且与扩展氧化层9贴紧。
[0023] 作为优选实施例，衬底层12的掺杂浓度为1×1014cm‑3，长度为17μm；埋氧层11的长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体1的长度为3μm，厚度为2.517 ‑3 20 ‑3
μm，掺杂浓度为1×10 cm ；源区2的长度为2μm，厚度为0.5μm，掺杂浓度为1×10 cm ；漏区
20 ‑3
3的长度为3μm，厚度为0.5μm，掺杂浓度为1×10 cm ；沟道的长度为1μm；氧化沟槽4的厚度(或称高度)为a(即半椭圆形的长半轴)，底部长度为2b(即半椭圆形的短轴)，其中a＝20μm且b＝7.4μm；氧化沟槽4的顶点到硅体1远离漏区3那个侧面的距离为9μm；漂移区5的掺杂浓
14 ‑3
度为3×10 cm ；栅氧化层的长度为3.2μm，厚度为0.04μm；扩展氧化层的长度为9μm，厚度为0.04μm。
[0024] 下面使用Sentaurus TCAD软件对优选实施例的半椭圆氧化沟槽LDMOS晶体管以及传统矩形氧化沟槽LDMOS晶体管的性能进行模拟和对比分析，模拟仿真中衬底12和源电极6都接地(后面的各个参数分析例也同样使用Sentaurus TCAD软件进行性能模拟)；其中，设置传统氧化沟槽LDMOS晶体管的厚度为22μm，长度为10μm，漂移区的掺杂浓度为3.1×14 ‑3
10 cm ，其它参数均与优选实施例的半椭圆氧化沟槽LDMOS晶体管的参数相同。
[0025] 建立坐标系：以长度方向为横轴X方向，厚度方向为纵轴Y方向，硅体1远离漏区3那个侧面的最上方点为坐标原点建立坐标系；其中，横轴X正方向为源区2至漏区3的方向，纵轴Y正方向为器件顶层至衬底层12的方向。则半椭圆氧化沟槽LDMOS晶体管中，氧化沟槽4的顶点在横轴上的坐标x＝9μm。
[0026] 如图2所示为两种器件结构沿着硅膜层上表面的横向电场分布图。可以看到，与传统矩形氧化沟槽LDMOS晶体管相比，半椭圆氧化沟槽LDMOS晶体管有一个特别高的电场尖峰。电场尖峰产生的原因是：氧化沟槽在椭圆顶点处分割了漂移区，从而形成了“漂移区－氧化沟槽－漂移区”区域，导致此处的材料介电常数不连续。由于新的电场尖峰的引入，不仅拉低了源、漏两端的电场尖峰，同时显著提升了横向击穿电压。
[0027] 如图3所示为两种器件结构在漏区下方(含漏区)的纵向电场分布图。可以看出，与传统矩形氧化沟槽LDMOS晶体管相比，半椭圆氧化沟槽LDMOS晶体管的埋氧层电场强度更高，主要因为在硅膜层下表面积累了更多空穴(如图4所示)，大量额外的空穴可以在埋氧层中引入较大的附加电场。于是，半椭圆氧化沟槽LDMOS晶体管的埋氧层可以承担更高的纵向电压。因此，纵向击穿电压得到显著的增加。
[0028] 可见，在横向和纵向方向上，半椭圆氧化沟槽LDMOS晶体管的击穿电压都得到了显著提升。
[0029] 下面通过改变氧化沟槽的厚度a、半椭圆形短半轴b或漂移区的掺杂浓度，或同时改变氧化沟槽的厚度a和漂移区的掺杂浓度，或同时改变半椭圆形短半轴b和漂移区的掺杂浓度，来分析这三个参数值对器件性能的影响。
[0030] 参数分析例1：改变氧化沟槽4的厚度a，并改变漂移区的掺杂浓度；
[0031] 如图5所示是氧化沟槽4的厚度a对器件击穿电压与漂移区掺杂浓度之间关系的影响。可以看到，对于任意一条曲线，击穿电压随着漂移区掺杂浓度的增长先增大后减小。对于整个曲线族而言，当b固定不变时，随着a的增长，曲线的最大击穿电压先增大后减小。此外，当a在[17，19]区间时，能达到的最大击穿电压比较接近，且是整个曲线族能达到的最大击穿电压的最大值。但是考虑到导通电阻，a的最优取值取为20μm，且漂移区的掺杂浓度取314 ‑3
×10 cm ，此时器件可以获得最高的品质因素参数。
[0032] 参数分析例2：改变b，并改变漂移区掺杂浓度；
[0033] 如图6所示是b对器件击穿电压与漂移区掺杂浓度之间关系的影响。可以看到，对于任意一条曲线，击穿电压随着漂移区掺杂浓度的增长先增大后减小。对于整个曲线族而言，当氧化沟槽4的厚度a固定不变时，随着b的增长，曲线的最大击穿电压一直增大，并且，最大击穿电压对应的漂移区浓度先增加后减小，其中b＝7.4为拐点。一方面，由于受到结构本身的限制，b必须小于8，所以最大击穿电压不会无限增加；另一方面，由于导通电阻需要越小越好，也即漂移区掺杂浓度越大越好，因此，选取b＝7.4，漂移区的掺杂浓度为3×14 ‑3
10 cm ，此时，器件可以获得最大的品质因素，从而达到最佳性能。
[0034] 参数分析例3：只改变氧化沟槽4的厚度a；
[0035] 如图7所示是氧化沟槽4的厚度a对击穿电压以及导通电阻的影响。可以看到，随着a的增大，击穿电压BV先增大后减小，而导通电阻Ron基本保持单调递减(只有a＞23μm时，导通电阻开始有略微上升，是因为太厚的沟槽对导电通道的阻碍作用增强太多)。当a在[17，19]区间时，击穿电压几乎保持不变。从图7中也可以发现，为了保证获得最优的品质因素，a＝20μm是最佳选择。
[0036] 参数分析例4：只改变半椭圆形短半轴b；
[0037] 如图8所示是半椭圆形短半轴b对击穿电压以及导通电阻的影响。可以看到，随着b的增大，击穿电压和导通电阻都单调递增。前者说明半椭圆形短半轴b越大，氧化沟槽4对体内电场的调节作用越强。后者则是因为半椭圆形短半轴b越大意味着氧化沟槽4开口越大，从而导致导电通道的阻碍作用也越强。其中需要特别注意的是在半椭圆形短半轴b大于7.4μm时，随着b的增加，阻碍作用的增强更快。因此，取b＝7.4μm。
[0038] 参数分析例5：只改变半椭圆氧化沟槽LDMOS晶体管的漂移区浓度，其它参数值与优选实施例相同；且对传统矩形氧化沟槽LDMOS晶体管的漂移区浓度也进行改变，与半椭圆氧化沟槽LDMOS晶体管的性能进行对比；取传统矩形氧化沟槽LDMOS晶体管的漂移区浓度分14 ‑3 14 ‑3 14 ‑3 14 ‑3 14 ‑3
别为：3.1×10 cm 、3.4×10 cm 、3.7×10 cm 、4×10 cm 和4.3×10 cm ，半椭圆氧化
14 ‑3 14 ‑3 14 ‑3
沟槽LDMOS晶体管槽的漂移区浓度分别为：3×10 cm 、3.3×10 cm 、3.6×10 cm 、3.9×
14 ‑3 14 ‑3
10 cm 和4.2×10 cm 。
[0039] 如图9所示是两种氧化沟槽结构器件击穿电压与导通电阻关系曲线图，该关系曲线图中，随击穿电压由小到大变化，两种氧化沟槽结构器件的漂移区浓度均是逐渐减小的。可以看到，由于半椭圆氧化沟槽器件的击穿电压要明显高于传统矩形氧化沟槽器件，而其
2
导通电阻只略高于传统矩形氧化沟槽器件，所以品质因素BV /Ron会得到较明显的提升。选取两者最优品质因素的点进行对比，可发现半椭圆氧化沟槽器件的击穿电压为526V，比传统的432V提高了近100V；导通电阻为77.5mΩ，比传统的61.1mΩ提高了约16mΩ，因此半椭圆氧化沟槽器件最优化的品质因素相比传统氧化沟槽提高16.8％。
