实施方案
[0018] 为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。
[0019] 如图1所示，为普通的4H-SiC沟槽型绝缘栅双极型晶体管的结构示意图；
[0020] 如图2所示，本发明利用RESURF原理，提供了一种新的由一个n-channel的沟槽MOSFET和一个双极型晶体管BJT组成的达林顿管—IGBT。所述4H-SiC沟槽IGBT包括一个轻掺杂的N型半导体材料作为漂移区3，在N型漂移区3上依次形成P型基体区5、P型体接触区7和N型发射区6；所述的N型漂移区3内形成两个沟槽，分别为栅极沟槽8和发射极沟槽15，栅极沟槽8内生长一层氧化层作为栅氧化层10，将作为栅电极的多晶硅11与沟道的P型基体区5及N型漂移区3隔开；在所述的发射极沟槽15底部有一层P型的重掺杂区9，用来屏蔽栅氧10拐角处的高电场，通过多晶硅12与发射极13连接；所述的发射极沟槽15侧面通过氧化层16与沟道的P型基体区5及N型漂移区3隔离。所述的N型漂移区3的下面依次为N型缓冲层2、P型集电极区1和集电极金属14。
[0021] 为了能阻断15KV以上的高压，所述的N型漂移区3的掺杂浓度为1014数量级，所述的N型漂移区3的厚度至少为100μm以上。
[0022] 本发明还给出了新型4H-SiC沟槽型绝缘栅双极型晶体管的制作方法包括：
[0023] 步骤1：如图3所示，以重掺杂的N型半导体材20作为基体，依次外延生长P型重掺杂的集电极区1，N型缓冲层2和N型漂移区3。所述的N型缓冲2的掺杂浓度要比N型漂移区的掺杂浓度高，大约为1016～1017数量级，厚度为几微米至几十微米左右。
[0024] 步骤2：如图4所示，在N型漂移区3上依次外延生长N型的电流扩展层4和沟道的P型15 16
基体区5。所述的N型的电流扩展层4的掺杂浓度要比N型漂移区的高，大约为10 ～10 数量级，厚度为零点几微米至几微米左右；所述的P型基体区的掺杂浓度大约为1017～1018数量级，厚度为几微米左右，P型基体区的厚度选取以保证在反向阻断时不穿通为准则。
[0025] 步骤3：如图5所示，通过离子注入方式依次形成重掺杂的N型发射区6和重掺杂的P型体接触区7。
[0026] 步骤4：如图6所示，利用反应离子刻蚀的方法形成沟槽8和沟槽15。所述的第一沟槽8和第二沟槽15的沟槽深度相同，它们的宽度可以相同也可以不同。
[0027] 步骤5：如图7所示，通过离子注入的方式在沟槽15底部形成重掺杂的P型电场屏蔽区。然后通过热生长的方式形成第一氧化层10和第二氧化层16。所述的氧化层厚度为50nm至1μm之间。
[0028] 步骤6：如图8所示，用选择性刻蚀的方法去除沟槽15底部的氧化层16，然后通过淀积的方法在沟槽8和沟槽15内形成多晶硅11和多晶硅12。所述的多晶硅11和多晶硅12的掺杂类型可以相同也可以不同。
[0029] 步骤7：通过去除背部的N型半导体基体20以及淀积金属形成发射极金属13和集电极金属14，形成如图2所示的新型4H-SiC沟槽IGBT。
[0030] 上述所述的P型半导体材料和N型半导体材料的掺杂类型可以互换，即上述的P型半导体材料可以换为N型半导体材料，上述的N型半导体材料可以替换为P型半导体材料。
[0031] 显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，皆应属本发明权利要求的涵盖范围。
