[0033] 下面结合附图对本发明的具体实施方式作进一步详细的说明，但本发明并不局限于这些实施方式，任何在本实施例基本精神上的改进或代替，仍属于本发明权利要求所要求保护的范围。
[0034] 实施例：本实施例将提供一种高耐压低漏电的Ga2O3基肖特基势垒二极管，见剖视图1a 和俯视图1b、图1c。本实施例的Ga2O3肖特基势垒二极管由下至上包括阴极电极1、位于所述阴极电极电极上部的衬底2，位于所述衬底上部的漂移层3，在所述漂移层3的背离衬底2的面设置有沟槽4，所述沟槽具有底壁41以及两侧壁42，所述底壁与侧壁的转角处设置圆角 43；在所述沟槽表面覆盖有随形的介电层5，在所述介电层表面覆盖有随形的欧姆接触层6，在所述漂移层的背离衬底的面上设置有肖特基极7。
[0035] 在本实施例中，所述阴极电极的材料可采用Ti/Au，所述衬底材料可为Si重参杂的Ga2O3衬底，所述漂移层材料可为Si轻掺杂的Ga2O3，所述介电层材料为Al2O3，所述欧姆接触层材料可采用Ti/Au，所述肖特基接触材料可采用Pt，所述阳极电极材料为Ti/Au。
[0036] 本实施例的Al2O3介电层结构的Ga2O3肖特基势垒二极管，对沟槽底部进行了特殊的结构设计：保持沟槽底壁中部的平面段且在沟槽底壁与沟槽侧壁的转角处设计圆角。这样一来，使得沟槽底壁电场强度降低，而电场强度峰值出现在沟槽底壁与侧壁转角的两圆角处；通过圆角的设计和优化进一步降低电场强度有效地缓解了电场集中，而通过设计两处圆角共同承担反向电压，极大地提高了本发明肖特基势垒二极管的反向击穿电压。器件外加反向偏压时，沟槽拐角的介电层内会集中大量的电场，设计随形(圆角)的介电层和欧姆接触层，使得靠近阳极的介电层电场分布更加均匀，避免发生介电层击穿。
[0037] 对于沟道型Ga2O3肖特基势垒二极管而言，沟槽底壁与侧壁的转角处电场分布比较集中，是最容易发生击穿的区域。所以重点考虑转角处氧化镓漂移层和介电层的击穿，只需降低此处的电场集中，便能提高肖特基势垒二极管的耐高压能力。为评估沟槽底壁与侧壁的转角处的电场优化，典型地取沟槽处漂移层A点的电场强度(E)，取沟槽处介电层B点的电场强度 (E)，见图2。分别采用SiO2、HfO2和Al2O3作为介电层材料，对比研究A点和B点处在不同介电层材料时的电场强度，对比研究结果见图3a，3b，3c。通过对比，研究发现介电层的类型对沟槽处的圆角半径R(Rounded corner radius/R(μm))的优化效果产生极大影响。如图3a，优化前后，SiO2介电层E(B)得到最大降幅,但仍然远高于其临界值，器件的击穿电压依旧很低，击穿性能被SiO2介电层严重阻碍。Al2O3介电层的E(B)经圆角优化后产生22MV/cm 的超高降幅，下跌至远低于其临界击穿场强，成功实现器件的更高击穿电压，见图3b。高K 介电层HfO2经圆角优化的E(B)降幅很小的情况下，依靠其不低的临界击穿场强已经获得极
13 2
高的击穿电压，如图3c所示。然而，HfO2与Ga2O3界面的负固定电荷高达1.04×10 cm‑ ，台面漂移区以及增加附加散射的强度被严重耗尽，造成器件导通电阻过大。因HfO2/Ga2O3接触界面存在晶格适配问题，因此本发明中将Al2O3作为介电层在沟型Ga2O3肖特基势垒二极管有最佳的性能。
[0038] 进一步，本实施例采用TCAD工具对基于Al2O3介电层的Ga2O3肖特基势垒二极管进行了研究，构建沟槽型SBD结构；研究不同的R、W、K对击穿电压的影响。其中，构建的沟道型SBD结构的衬底厚度Ts取0.4μm，漂移层厚度Td取10μm，衬底和漂移层的掺杂浓度分别为18 ‑3 16 ‑3
2.6x10 cm 和 2x10 cm ，介电层厚度t0x取0.1μm，沟道高度h取1.55μm。Ga2O3材料的带隙
6 ‑1
和电子亲和力分别设置为4.8eV和4.0eV，离化计算使用α(E)＝0.79×10cm exp[‑(2.92×
7
10v/cm)/E]。此外，为进一步评估SBD的功率品质因素(P‑FOM),设置台面区域的迁移率为
2
50cm/V.s，其中考虑沟道刻蚀损伤和Al2O3/Ga2O3界面电荷造成的附加散射，设置其余漂移
2
层的迁移率为100 cm/V.s的实验值，提取器件的正向I‑V特性曲线和正向导通电阻(Ron)，数据及结果见图4。电极使用Pt，功函数为5.65eV。Al2O3介电层材料采用相对介电常数9，临‑1
界击穿场强取8.7MV cm 。
[0039] 具体的设计，主要通过改变沟道底部圆角半径R和横板长度K，模拟计算SBD器件的电场分布和击穿性能。沟道宽度W分别取1μm、2μm、3μm和4μm 4种情况，圆角半径R总体变化范围为0μm‑1.4μm，观察圆角半径R在不同沟道宽度W下对击穿电压的影响，找到较为合适的圆角半径R结构参数。然后，选择合适的圆角半径R，对沟道横板长度K进行优化，横板长度K的范围设置为0.1μm‑4μm。最后，为了进一步研究器件的结构参数对器件性能的影响，我们引入表征功率器件性能的参数功率品质因数(P‑FOM)。利用公式(1)计算器件的功率品质因数，其中式(1)中的Ron是导通电阻、BV是击穿电压。
[0040] FOM＝BV2/Ron (1)
[0041] 第一步：研究沟道底部圆角半径R的优化对击穿电压的影响
[0042] 设横板长度K为固定值4μm，仿真的圆角半径R＝0μm‑1.4μm范围下的击穿电压。图5示出了不同圆角半径R下的击穿电压。从图中可以看出，圆角半径大于0.1μm后，击穿电压迅速提升，圆角半径大于0.6μm后趋于稳定。将击穿电压转折点所对应的圆角半径定义为器件结构的最优半径。随着台面宽度W增加，器件的最优半径相应增大，对应台面宽度1um、2um、3um 和4um的最优半径分别为0.6um、0.9um、1.1um和1.2um。此外，当台面宽度等于1um，圆角半径高于0.6um时，器件的击穿电压高达3400V。
[0043] 第二步：研究沟道底壁横板长度K的优化对器件击穿电压的影响
[0044] 为了保证对圆角优化效果充分利用，需要继续优化底部横板长度K，从而实现最优化的结构设计。
[0045] (1)横板长度K对击穿电压的影响
[0046] 图6a中示出了四种台面宽度(W＝1μm/2μm/3μm/4μm)、圆角半径R取对应台面宽度的最优值时，横板长度K对介电层击穿电压的影响；图6b示出了四种台面宽度(W＝1μm/2μm/3μm /4μm)时,不同横板长度K所对应的导通电阻Ron。进一步，图6c中示出了四种台面宽度 (W＝1μm/2μm/3μm/4μm)时，品质因素(FOM)随横板长度K的变化。根据图6a、图6b和图 6c可得知，当W＝1μm、R＝0.6μm、K＝0.8‑0.9μm时，器件击穿电压高达3332V,导通电阻 6.3mΩ
2 ‑2
.cm ，品质因数为1.75GW·cm 。当W＝2μm、R＝0.9μm横板长度K＝0.8‑0.9μm时，器件击穿电
2 ‑2
压3242V，导通电阻5.4mΩ.cm ,品质因数高达1.95GW·cm 。最后，基于优化的结构参数给
2
出了器件在反向偏压下的泄漏电流曲线，见图7，当W＝1‑2μm时，泄漏电流低于 1pA/cm ，可见反向偏压下极低的泄漏电流特性。
[0047] 实例一
[0048]介电层材料 Al2O3
圆角半径R/μm 0.6
台面宽度W/μm 1
横板长度K/μm 0.8‑0.9
反向击穿电压V 3332
2
导通电阻mΩ.cm 6.3
‑2
品质因素FOM/GW.cm 1.76
2
泄漏电流 低于1pA/cm
[0049] 实例二
[0050]
[0051]
[0052] 另外，本实施例还提供一种制造实例一和例二的Ga2O3沟道SBD的工艺过程及制造方法，参见图8a‑8f。包括以下步骤：
[0053] 步骤(1)：外延Ga2O3轻掺杂漂移层，利用反应离子刻蚀工艺(Bl3和Ar)刻蚀衬底背面，蒸镀Ti/Au欧姆电极；
[0054] 步骤(2)：在漂移层的背向衬底的一面，沉积Pt肖特基栅，利用光刻技术，刻蚀掉其他金属层部分，留下如图8b的Pt层；
[0055] 步骤(3)：在相邻Pt层之间采用光刻技术形成沟道，先利用选择性腔的干法刻蚀出大概的沟道雏形，再利用各向同性强的湿法刻蚀形成沟槽圆角；
[0056] 步骤(4)：在在漂移层的背向衬底的一侧的所有表面(包括Pt肖特基栅表面)利用热原子层沉积工艺(ALD)沉积高质量的Al2O3介电层；
[0057] 步骤(5)：利用反应离子刻蚀与光刻工艺去掉Pt电极上表面的Al2O3材料；
[0058] 步骤(6)：在所有介电层表面沉积Ti/Au金属层作为欧姆接触层并连接肖特基栅Pt。
