[0035] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0036] 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0037] 本发明所述的支持不同有效电平数字量输入信号的检测系统及电子设备的技术原理如下：
[0038] 本发明设计的一套硬件电路既支持高有效的HDI信号检测，又支持低有效的LDI信号检测。MCU根据系统HDI和LDI数量的需求，配置硬件电路，控制3个NPN三极管、1个PNP三级管，和一个双向光耦，如果是高有效的HDI信号检测，输入信号有效态是高电平，无效态是低电平和悬空高阻态。如果是低有效的HDI信号检测，输入信号有效态是低电平，无效态是高电平和悬空高阻态。检测电路将识别出的信号送到MCU(微控制单元)，MCU据此进行相应的操作。
[0039] 实施例一
[0040] 本实施例提供一种支持不同有效电平数字量输入信号的检测系统，包括第一输入模块和第二输入模块，所述支持不同有效电平数字量输入信号的检测系统还包括：
[0041] 第一控制模块，与所述第一输入模块和第二输入模块连接，用于在所述检测系统处于检测有效高电平时，接收被配置成低电平的控制信号，并控制所述第一输入模块的第一操作单元工作在截止状态；或用于在所述检测系统处于检测有效低电平时，接收被配置高电平的控制信号，并控制所述第一输入模块的第一操作单元工作在饱和状态；
[0042] 第二控制模块，与所述第一输入模块、第二输入模块、第一控制模块连接，用于在所述检测系统处于检测有效高电平时，接收被配置成低电平的控制信号，并控制第二输入模块的第二操作单元工作在饱和状态；或用于在所述系统处于检测有效低电平时，接收被配置成高电平的控制信号，并控制第二输入模块的第二操作单元工作在截止状态；
[0043] 其中，所述第一输入模块在所述检测系统处于检测有效高电平时，接收多路数字量输入信号，控制自身的第三操作单元工作在导通状态或截止状态以产生用于检测所述数字量输入信号的输出信号；
[0044] 所述第二输入模块在所述检测系统处于检测有效低电平时，接收多路所述数字量输入信号，控制自身的第四操作单元工作在导通状态或截止状态以产生用于检测所述数字量输入信号的输出信号。
[0045] 以下将结合图示对本实施例所述的支持不同有效电平数字量输入信号的检测系统进行详细描述。本实施例提供一种支持不同有效电平数字量输入信号的检测系统10，请参阅图3，显示为支持不同有效电平数字量输入信号的检测系统的原理结构示意图。如图3所示，所述支持不同有效电平数字量输入信号的检测系统10包括第一控制模块101、第二控制模块102、第一输入模块103、第二输入模块104、及检测模块105。请参阅图4，显示为支持不同有效电平数字量输入信号的检测系统的一种实施电路图。
[0046] 与所述第一输入模块103和第二输入模块104连接的所述第一控制模块101用于在所述检测系统10处于检测有效高电平时，接收被配置成低电平的控制信号，并控制所述第一输入模块的第一操作单元工作在截止状态；或用于在所述检测系统处于检测有效低电平时，接收被配置高电平的控制信号，并控制所述第一输入模块103的第一操作单元工作在饱和状态，在本实施例中，所述第一操作单元为一NPN型三极管。如图4所示，所述第一控制模块101包括第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，及第一NPN型三极管Q1；其中，所述控制信号从所述第一电阻R1的一端输入，所述第一电阻R1的另一端与所述第二电阻R2的一端相连接，所述第二电阻R2的另一端连接在所述第一NPN型三极管Q1的发射极E，所述第一NPN型三极管Q1的集电极C与所述第三电阻R3的一端相连接，所述第三电阻R3的另一端与第四电阻R4的一端相连接，所述第四电阻R4的另一端连接在第一电源VDD1上，所述第一NPN型三极管Q1的基极B与所述第二电阻R2的一端相连接，所述第一NPN型三极管Q1的发射极E接地。
[0047] 与所述第一控制模块101、第一输入模块103、第二输入模块104连接的第二控制模块102用于在所述检测系统10处于检测有效高电平时，接收被配置成低电平的控制信号，并控制第二输入模块104的第二操作单元工作在饱和状态；或用于在所述检测系统10处于检测有效低电平时，接收被配置成高电平的控制信号，并控制第二输入模块104的第二操作单元工作在截止状态。在本实施例中，所述第二输入模块104的第二操作单元为一PNP型三极管。如图4所示，所述第二控制模块102包括第五电阻R5，第六电阻R6，第七电阻R7，第八电阻R8，及第二NPN型三极管Q2；其中，所述控制信号从所述第五电阻R5的一端输入，所述第五电阻R5的另一端与所述第六电阻R6的一端相连接，所述第六电阻R6的另一端与第二NPN型三极管Q2的发射极E相连接，所述第二NPN型三极管Q2的集电极C与第七电阻R7的一端相连接，所述第七电阻R7的另一端连接在第二电源5V的VCC上，所述第八电阻R8的一端与所述第七电阻R7的一端相连接，所述第八电阻R8的另一端接地；所述第二NPN型三极管Q2的发射极E接地。
[0048] 其中，所述第一输入模块103在所述检测系统10处于检测有效高电平时，接收多路(N路)数字量输入信号，控制自身的第三操作单元工作在导通状态或截止状态以产生用于检测所述数字量输入信号的输出信号。在本实施例中，所述第一输入模块103的第三操作单元为二极管，即图4中的第一光电二极管D1和第二光电二极管D2。
[0049] 所述第二输入模块104在所述检测系统10处于检测有效低电平时，接收多路(N路)所述数字量输入信号，控制自身的第四操作单元工作在导通状态或截止状态以产生用于检测所述数字量输入信号的输出信号。在本实施中，所述第二输入模块104的第四操作单元为二极管，也为图4中的第一光电二极管D1和第二光电二极管D2。
[0050] 在本实施例中，当所述检测系统10处于检测有效高电平时，所述第一控制模块101控制第一输入模块103的第一操作单元工作在截止状态，所述第二控制模块102控制第二输入模块104的第二操作单元工作在饱和状态，使所述第一输入模块103在接收到数字量输入信号时，所述第一输入模块103的第三操作单元工作在导通状态以产生处于低电平的输出信号，表示所述数字量输入信号为有效高电平；或所述第一输入模块103在接收到数字量输入信号时，使所述第第一输入模块103的第三操作单元工作在截止状态以产生处于高电平的输出信号，表示所述数字量输入信号为无效低电平或悬空高阻态。
[0051] 当所述检测系统10处于检测有效低电平时，所述第一控制模块101控制第一输入模块103的第一操作单元工作在饱和状态，所述第二控制模块102控制第二输入模块104的第二操作单元工作在截止状态，使所述第二输入模块104接收到数字量输入信号时，所述第二输入模块104的第四操作单元工作在导通状态以产生处于低电平的输入信号，表示所述数字量输入信号为有效低电平；或所述第二输入模块104在接收到数字量输入信号时，使所述第二输入模块104的第四操作单元工作在截止状态以产生处于高电平的输出信号，表示所述数字量输入信号为无效高电平或悬空高阻态。
[0052] 如图4所示，所述第一输入模块103包括第九电阻R9，第十电阻R10，第十一电阻R11，第十二电阻R12，第三NPN型三极管Q3，第一光电二极管D1，第二光电二极管D2，及稳压二极管D3；其中，所述第九电阻R9与第十电阻R10并联，所述第十一电阻R11和第十二电阻R12并联，所述第一光电二极管D1和第二光电二极管D2串联，所述稳压二极管D3的正极接地，所述稳压二极管D3的负极连接在所述第九电阻R9的一端，所述第九电阻R9的另一端与所述第一光电二极管D1的负极相连接，所述第一光电二极管D1的正极与所述第十一电阻R11的一端相连接，所述第十一电阻R11的另一端与所述第三NPN型三极管Q3的集电极C相连接，所述第三NPN型三极管Q3的发射极E接地；所述数字量输入信号从所述第九电阻R9的一端输入。所述第二输入模块104包括第九电阻R9，第十电阻R10，第十三电阻R13，第十四电阻R14，PNP型三极管Q4，第一光电二极管D1，第二光电二极管D2，及稳压二极管D3；其中，第十三电阻R13和第十四电阻R14并联，第十三电阻R13的一端与所述第十一电阻R11的一端相连接，所述第十三电阻R13的另一端与所述PNP型三极管Q4的集电极C相连接，所述PNP型三极管Q4的基极B与所述第四电阻R4的一端相连接，所述PNP型三极管Q4的发射极E连接在所述第一电源VDD1上。
[0053] 与所述第一输入模块103和第二输入模块104连接的检测模块105用于输出所述输出信号。所述检测模块105包括一三极管Q5和连接在该三极管Q5的集电极C上的一电阻R15；所述第一输入模块103的第三操作单元，第二输入模块104的第四操作单元、及所述检测模块105的三极管是通过双向光耦提供。在本实施例中，所述双向光耦U9采用的是双向光耦FOD814A，光耦的输入侧有两个光电二极管D1和D2，光电二极管的前向电压指标是典型值Vf＝1.2V，本电路设计的光耦的三极管Q5工作在开关状态，即工作在饱和状态或者截止状态。
[0054] 光耦三极管Q5的截止条件是：两个光电二级管D1和D2都不导通，没有电流通过，光耦的三极管就会截止。这时光耦三极管的集电极电压为高，约等于5V。
[0055] 光耦三级管Q5饱和的条件是Ic<＝CTR*If，其中Ic为通过光耦三极管集电极的电流，If是通过光电二极管的正向电流，CTR是电流传输比，FOD814A的CTR的范围是50％至150％。因为要求Ic<＝CTR*If，所以取CTR＝50％，如果在CTR＝50％时，光耦满足饱和条件，CTR>50％时，光耦一定满足饱和条件。
[0056] 光耦的三级管的集电极-射极饱和电压VCE(sat)＝0.2V，计算出光耦三极管饱和时的Ic＝(VCC5.0V-VCE(sat))/R94＝(5-0.2)/10Kohm＝0.48mA。
[0057] 光耦的第一光电二极管D1的导通电流方向是由下向上，即导通时电压是下正上负，光耦的第二光电二极管D2的导通电流方向是由上向下，即导通时电压是上正下负。无论这两个光电二极管哪一个导通，只要电流If>Ic/CTR，即If>0.48mA/50％＝0.98mA，光耦的三级管Q5都会工作在饱和状态，这时，三极管Q5的集电极C电压为低，也就是VCE(sat)＝0.2V。送给MCU的信号HLDI_TO_MCU接在光耦的三极管Q5的集电极C上。MCU(微控制单元)据此进行相应的操作。
[0058] 在本实施例中，数字量输入信号可以为N路DI信号。这N路中的任意一路都可以配成有效高电平DI信号或者有效低电平DI信号，当系统的有效高低电平的DI数量确定下来，MCU就据此来配置相应的电路。如图4中，控制信号(HDLI_CTRL)信号是MCU的控制信号，当对应的数字量输入DI信号HLDI是高电平有效时，控制信号(HDLI_CTRL)配置成低电平‘0’，当对应的数字量输入DI信号HLDI是低电平有效时，控制信号(HDLI_CTRL)配置成高电平‘1’。
[0059] 以下详细描述检测模块105是如何判断HLDI是有效高电平或有效低电平的具体工作过程。在本实施例中，所述检测模块105为微处理单元MCU.
[0060] 当将检测系统被配置成检测有效高电平时，将控制信号(HLDI_CTRL)配置成低电平，NPN三级管Q1和Q2的发射结电压Vbe都为0V，Q1和Q2截止。因为Q1截止，PNP三极管Q4的发射极电压和基极电压都为VDD，这样发射结电压Vbe都为0V，Q4截止；又因为Q2截止，NPN三极管Q3的发射结电压Vbe由VCC5.0V经电阻R7和R8分压而来：
[0061] Vbe＝5*R7/(R7+R8)＝5*4.7K/(10k+4.7K)＝1.6V>0.7V，0.7V是Q3发射结正偏电压，Q3工作在饱和状态，Q3的集电极C电压近似为地电平。
[0062] 当接收的数字量输入信号HLDI为有效高电平时，电平值等于VDD，即12V，HLDI信号的电流经过并联的R9和R10，流经光耦U9的第二光电二级管D2，经并联的R11和R12接地电平。因为第二光电二极管D2导通时的正向压降为Vf＝1.2V，这是流经D2的正向电流:If＝(VHLDI-Vf)/(R9||R10+R11||R12)＝(12V-1.2V)/(1.07K/2+1.07K/2)＝10mA电流，所以If>Ic/CTR，即If>0.48mA/50％＝0.98mA，保证光耦U9的三极管Q5工作在饱和状态，即输出信号(HLDI_TO_MCU信号)为低电平。在本实施例中R9、R10、R11和R12选择的是功率1/2W、封装2010的大电阻，且两两并联，目的是保证整个通路耐受电压12V，电流10mA。
[0063] 当接收的数字量输入信号HLDI为无效的低电平或者高阻时，光耦U9的两个光电二级管D1和D2都不能导通，不发光，保证光耦U9的三极管Q5工作在截止状态，即输出信号(HLDI_TO_MCU信号)为高电平。当接收的数字量输入信号HLDI为有效高电平和当接收的数字量输入信号HLDI为无效的低电平或者高阻符合有效高电平数字量输入信号检测电路真值表1。
[0064] 表1：有效高电平数字量输入信号检测电路真值表
[0065]
[0066]
[0067] 当将该检测电路配置成检测有效低电平时，将控制信号(HLDI_CTRL)配成高电平，即5V，HLDI_CTRL信号经过R1和R2分压得到Q1的Vbe：
[0068] Vbe＝5*R68/(R64+R68)＝5*4.7K/(2k+4.7K)＝3.5V>0.7V，0.7V是Q1发射结正偏电压，Q1工作在饱和状态，Q1的集电极电压近似为地电平。HLDI_CTRL信号经过R5和R6分压得到Q2的Vbe:
[0069] Vbe＝5*R6/(R5+R6)＝5*4.7K/(2k+4.7K)＝3.5V>0.7V，0.7V是Q2发射结正偏电压，Q2工作在饱和状态，Q2的集电极C电压近似为地电平。因为Q1饱和，VDD1通过R3和R4分压，得到PNP三极管Q4的发射结电压：
[0070] Veb＝VDD*R4/(R4+R3)＝12*2K/(2K+10K)＝2V>0.7V,0.7V是Q4发射结正偏电压，Q4工作在饱和状态。因为Q2饱和，Q2的集电极C电压近似为地电平，NPN三极管Q3的发射结电压Vbe<0.7V，Q3工作在截止状态。
[0071] 当数字量输入信号HLDI为有效的低电平时，电流经过并联饱和工作的Q4的发射极E和集电极C，流经并联的的R13和R14，流经光耦U9的第一光电二级管D1，经并联的R9和R10接收的数字量输入信号HLDI。因为第一光电二极管D1导通时的正向压降为Vf＝1.2V，这是流经D1的正向电流：
[0072] If＝(VDD5-Vf)/(R82||R86+R90||R91)＝(12V-1.2V)/(1.07K/2+1.07K/2)＝10mA电流，所以If>Ic/CTR，即If>0.48mA/50％＝0.98mA，保证光耦U9的三极管Q5工作在饱和状态，即输出信号HLDI_TO_MCU信号为低电平。在设计中R13、R14、R9和R10选择的是功率1/2W、封装2010的大电阻，且两两并联，目的是保证整个通路耐受电压12V，电流10mA。
[0073] 当数字量输入信号HLDI为无效高电平或者高阻时，光耦U9的两个光电二级管D1和D2都不能导通，不发光，保证光耦U9的三极管Q5工作在截止状态，即输出信号HLDI_TO_MCU信号为高电平。
[0074] MCU根据检测系统的需求分别配置每一路电路为有效高电平DI检测电路或有效低电平DI检测电路，当系统的需求发生改变时，微处理单元(MCU)可以灵活配置，以N路数字量输入信号检测电路为例，设计可以任意配成a路有效高电平DI检测电路，b路有效低电平DI检测电路，其中a<＝N，b<＝N，a+b＝N。
[0075] 当接收的数字量输入信号HLDI为有效低电平和当接收的数字量输入信号HLDI为无效的高电平或者高阻符合有效低电平数字量输入信号检测电路真值表2。
[0076] 表2：有效低电平数字量输入信号检测电路真值表
[0077]
[0078] 本实施例还提供一种电子设备1，请参阅图5，显示为电子设备的原理结构示意图。所述电子设备1包括安装在其内部的单板2，所述单板2包括上述的支持不同有效电平数字量输入信号的检测系统10。
[0079] 综上所述，本发明所述的支持不同有效电平数字量输入信号的检测系统及电子设备可以支持N路检测电路都可配置成有效高电平数字量输入信号检测电路和有效低电平数字量输入信号检测电路，可以根据不同的需求灵活配置，一套硬件设计就可以满足不同的系统需求。且该系统支持的有效高电平有的DI信号容量可以达到最大数量n，支持有效低电平的DI信号容量也可以达到最大数量n。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0080] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
