[0006] 针对现有技术存在的问题,本发明提供了一种基于神经网络芯片的存储结构及其存储方法,无需额外的参考电压产生电路和感测方法器,并且增加了存储密度。
[0007] 本发明采用如下技术方案:
[0008] 一种基于神经网络芯片的存储结构,应用于对输入的模拟信号进行M位进制的转换后存储,所述存储结构包括:
[0009] 衬底;
[0010] N位模数转换电路,制备于所述衬底上;
[0011] 存储阵列,制备于所述N位模数转换电路上,包括至少一个存储单元,所述存储单元包括至少两个存储列;其中,
[0012] 一存储列预存储有参考电压,相邻的两个存储列用于存储转换的M位进制信号的权重,3≤M≤N,M和N均为整数;以及
[0013] 所述N位模数转换电路利用所述参考电压得到所述M位进制信号的权重,通过读取所述M位进制信号的权重得到所述M位进制信号。
[0014] 优选的,所述N位模数转换电路为逐次逼近寄存器型模数转换器。
[0015] 优选的,所述存储阵列为3D NAND或相变存储器。
[0016] 优选的,所述N位模数转换电路与所述存储阵列集成于同一所述神经网络芯片上,和/或
[0017] 所述N位模数转换电路与所述存储阵列为采用同一套半导体工艺制备的。
[0018] 优选的,存储有所述M位进制信号的权重的存储列与存储有所述参考电压的存储列为相邻的存储列。
[0019] 优选的,所述N位模数转换电路包括:
[0020] 比较器,两个输入端分别与所述模拟信号、所述参考电压连接,通过比较所述模拟信号和所述参考电压得到所述M位进制信号的权重。
[0021] 一种基于神经网络芯片的存储方法,所述存储方法包括:
[0022] 提供一衬底,在所述衬底上依次制备N位模数转换电路、存储阵列;
[0023] 利用所述N位模数转换电路读取所述存储阵列中预存储的参考电压;
[0024] 所述N位模数转换电路通过比较所述参考电压和输入的模拟信号得到M位进制信号的权重;
[0025] 所述N位模数转换电路读取所述M位进制信号的权重得到所述M位进制信号;
[0026] 其中,3≤M≤N,M和N均为整数。
[0027] 优选的,所述存储方法中,所述输入的模拟信号与所述M位进制信号的关系式为:
[0028] Vinput=WM*Vref+WM-1* Vref/21+ WM-2* Vref/22+ ...+WM-i* Vref/2i+ ...+ W1* Vref/2M-1;
[0029] 其中,Vinput为输入的模拟信号,WM为最高位,W1为最低位,Vref为参考电压。
[0030] 本发明的有益效果是:
[0031] 本发明通过将SAR ADC制作于3D存储器阵列与硅衬底之间,充分利用了硅片面积,并且通过SAR ADC来读取3D存储器阵列中的信息,就可以无需额外的参考电压产生电路与感测放大器;通过在每个存储单元中存储不仅仅是0和1两种情况的多位信号,大大增加了存储密度。