实施方案
[0011] 下面结合附图，对本实用新型的技术方案进行具体说明。
[0012] 如图1所示，为本实用新型的硬件结构框图，包括无线路由单元、网口转译单元、主控单元、基准时钟单元以及DDS频率合成单元。所述无线路由单元作为无线信号的输入端，所述无线路由单元端通过RJ45接口连接所述网口转译单元，所述网口转译单元通过MII接口连接所述主控单元，所述主控单元的输出端通过SPI接口连接所述DDS频率合成单元，在所述DDS频率合成单元上还连接有所述基准时钟单元。
[0013] 所述网口转译单元采用Realtek型号为RTL8201CP的芯片，主要实现信号的编码与解码；所述主控单元采用Alter公司型号为EP4CE10F17C8N的FPGA；所述DDS频率合成单元采用Analog Devices公司型号为AD9959的芯片；所述无线路由单元采用Tp-link公司型号为TL-WDR5300的无线路由器；所述基准时钟单元采用Sitime公司频率为25MHz型号为SiT8008的芯片。
[0014] 如图2所示为主控单元FPGA内实现的功能框图。系统开始工作时，FPGA中的ARP请求模块将FPGA的IP和MAC地址通过网口转译单元注册给无线路由器，以便上位机可以通过无线路由器以无线信号的形式给FPGA发送数据。上位机配置和控制DDS时，将DDS所有需要写的寄存器的值组装成一定长度的数据，经无线路由单元及网口转译单元通过一个以太网帧以UDP协议的形式发送到FPGA所在的IP地址。FPGA的以太网接收模块在检测到以太帧的前导码及帧界定符后，对以太网帧中的目的MAC地址与目的IP地址进行判断，判断是否为FPGA的MAC地址与IP地址。若是，则开始提取以太帧中的用户数据，并将特定长度的数据存储到FPGA中的FIFO中。FIFO存储完后，FPGA的数据解析模块依次从FIFO读出DDS各个寄存器的值，并通过SPI控制模块将寄存器值写入AD9959芯片。
[0015] 例如，无线控制AD9959某通道产生100MHz的正弦信号。首先将上位机与无线路由器建立连接。然后，对于DDS芯片，需要写AD9959的CSR寄存器，对通道进行使能；另外由于晶振频率为25MHz，所以需要设置AD9959的FR1寄存器将25MHz倍频为400MHz作为DDS核的参考频率，再根据公式fo＝FTW*fs/232(fo＝100MHz，fs＝400MHz)计算FTW的值，并将其写入CFTW0寄存器。再将CSR、FR1和CFTW0三个寄存器的值组装在一起，通过一个以太帧以UDP协议经路由器无线发送到FPGA所在的IP地址。最后FPGA收到以太帧数据并解析再通过SPI协议写DDS相应寄存器，即完成DDS芯片的配置与控制。
