首页 > 专利 > 杭州电子科技大学 > 一种三明治结构双栅垂直隧穿场效应晶体管专利详情

一种三明治结构双栅垂直隧穿场效应晶体管 0 0

有效专利查看PDF

申请进展

基本信息

申请人信息

代理人信息

摘要

法律状态

权利要求

说明书

专利申请流程有哪些步骤？

申请

申请号：指国家知识产权局受理一件专利申请时给予该专利申请的一个标示号码。唯一性原则。

申请日：提出专利申请之日。

2016-04-20

申请公布

申请公布指发明专利申请经初步审查合格后，自申请日（或优先权日）起18个月期满时的公布或根据申请人的请求提前进行的公布。

申请公布号：专利申请过程中，在尚未取得专利授权之前，国家专利局《专利公报》公开专利时的编号。

申请公布日：申请公开的日期，即在专利公报上予以公开的日期。

2016-09-14

授权

授权指对发明专利申请经实质审查没有发现驳回理由，授予发明专利权；或对实用新型或外观设计专利申请经初步审查没有发现驳回理由，授予实用新型专利权或外观设计专利权。

2019-02-19

预估到期

发明专利权的期限为二十年，实用新型专利权期限为十年，外观设计专利权期限为十五年，均自申请日起计算。专利届满后法律终止保护。

2036-04-20

基本信息

有效性	有效专利	专利类型	发明专利
申请号	CN201610250783.8	申请日	2016-04-20
公开/公告号	CN105870182B	公开/公告日	2019-02-19
授权日	2019-02-19	预估到期日	2036-04-20
申请年	2016年	公开/公告年	2019年
缴费截止日
分类号	H01L29/772 、H01L29/06 、H01L29/423	主分类号	H01L29/772
是否联合申请	独立申请	文献类型号	B
独权数量	1	从权数量	6
权利要求数量	7	非专利引证数量	0
引用专利数量	4	被引证专利数量	0
非专利引证
引用专利	US2008/0157062A1、CN102169897A、US9230985B1、CN102832256A	被引证专利
专利权维持	6	专利申请国编码	CN
专利事件		事务标签	公开、实质审查、授权

申请人信息

申请人	杭州电子科技大学	第一申请人	杭州电子科技大学
专利权人	杭州电子科技大学	当前专利权人	杭州电子科技大学
发明人	王颖、张文豪、曹菲、于成浩	第一发明人	王颖
地址	浙江省杭州市下沙高教园区2号大街	邮编	310018
申请人数量	1	发明人数量	4
申请人所在省	浙江省	申请人所在市	浙江省杭州市

代理人信息

代理机构

专利代理机构是经省专利管理局审核，国家知识产权局批准设立，可以接受委托人的委托，在委托权限范围内以委托人的名义办理专利申请或其他专利事务的服务机构。

杭州君度专利代理事务所

代理人

专利代理师是代理他人进行专利申请和办理其他专利事务，取得一定资格的人。

杜军

摘要

本发明公开一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极；其中漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从漏区到沟道区的掺杂浓度相同，源区采用不同于漏区和沟道区的掺杂类型。源区和漏区中间有一层阻挡层，不直接接触。本发明使用对称垂直双栅结构，增加了隧穿接触面积，减小隧穿势垒宽度，增大导通电流，阻挡层和延伸的栅电极有效抑制了器件的关态漏电，通过减小体硅厚度和使用High‑K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率，较大的泄露电流，本发明优势明显，适合用于小尺寸器件领域。

摘要附图
说明书附图：图1(a)
说明书附图：图1(b)
说明书附图：图2(a)
说明书附图：图2(b)
说明书附图：图3
说明书附图：图4(a)
说明书附图：图4(b)

法律状态

序号	法律状态公告日	法律状态	法律状态信息
1	2019-02-19	授权
2	2016-09-14	实质审查的生效	IPC(主分类): H01L 29/772 专利申请号: 201610250783.8 申请日: 2016.04.20
3	2016-08-17	公开

权利要求

权利要求书是申请文件最核心的部分，是申请人向国家申请保护他的发明创造及划定保护范围的文件。

1.一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质、上栅极和下栅极；所述源区，漏区和沟道区位于上绝缘介质层和下绝缘介质层之间；所述上栅极位于上栅绝缘介质层的上层，所述下栅极位于下栅绝缘介质层的下层；其中，所述漏区、沟道区构成一个整体，采用同一种掺杂类型半导体材料，从漏区到沟道区掺杂浓度相同，源区采用不同于漏区和沟道区的掺杂类型；在源区和漏区之间存在阻挡层，且阻挡层深度和源区一样。

2.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：覆盖漏区的延伸的栅长为LGD，所述LGD≥0nm。

3.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：阻挡层的厚度小于LGD，LGD为覆盖漏区的延伸的栅长。

4.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：阻挡层材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

5.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：所述源区，漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体或Mo2S中的一种或者多种的组合。

6.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：上栅绝缘层介质和下栅绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

7.根据权利要求1所述的一种三明治结构双栅垂直隧穿场效应晶体管，其特征在于：所述上栅极和下栅极为金属材料。

说明书

技术领域

[0001] 本发明属于半导体技术领域，具体涉及一种三明治结构双栅垂直场效应晶体管。

背景技术

[0002] 随着集成电路的发展，器件尺寸不断变小，功耗问题越来越严重，由于传统的MOS器件受到亚阈值斜率60mV/decade的束缚，寻找新的可替代器件变得十分关键。寻找新的替
代器件成为了研究者们新的课题，比如无结场效应管(Junction-less FET)，双栅场效应管
(Double Gate FET)，异质结场效应管(Heterojunction FET)以及隧穿晶体管(Tunneling
FET)。其中，隧穿晶体管由于其独特的隧穿工作原理，不存在亚阈值斜率的束缚，同时，较小
的泄露电流和较大的开关电流比等优秀的性能使其成为未来替代MOS器件的有力竞争者。

[0003] 尽管隧穿晶体管相比传统MOS器件有诸多的优势，但是传统的隧穿场效应晶体管在源端，漏端分别形成P区(空穴掺杂)和N区(电子掺杂)，沟道区域使用本征材料或轻掺杂。
当施加驱动电压时，价带电子可以隧穿进入导带，形成隧穿电流。由于其导通电流来自隧穿
工作机制，导致了其导通电流要比传统热发射机制场效应晶体管要小。

发明内容

[0004] 本发明针对现有技术的不足，提出一种新型三明治结构双栅垂直隧穿晶体管。

[0005] 一种三明治结构双栅垂直隧穿场效应晶体管，包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极；所述源区，漏区和沟道区位于上绝缘介质层和下
绝缘介质层之间；所述上栅极位于上栅绝缘介质层的上层，所述下栅极位于下栅绝缘介质
层的下层；其中，所述漏区、沟道区构成一个整体，采用同一种掺杂类型半导体材料，从漏区
到沟道区掺杂浓度相同，源区采用不同于漏区和沟道区的掺杂类型；在源区和漏区之间存
在阻挡层，且阻挡层深度和源区一样；

[0006] 所述的覆盖漏区的延伸的栅长为LGD，所述LGD≥0nm。

[0007] 所述阻挡层的厚度小于LGD，且材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

[0008] 所述源区，漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或MoS2中的一种或者多种的组合。

[0009] 绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

[0010] 所述上栅极和下栅极为金属材料。

[0011] 有益效果：本发明对称垂直双栅结构，增加了隧穿接触面积，减小隧穿势垒宽度，增大导通电流，阻挡层和延伸的栅电极有效抑制了器件的关态漏电，通过减小体硅厚度和
使用High-K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率，较大
的泄露电流，本发明优势明显，适合用于小尺寸器件领域。

实施方案

[0019] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附
图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

[0020] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以
特定的方位构造和操作，因此不能理解为对本发明的限制。

[0021] 下面结合附图对本发明进行详细描述：

[0022] 本发明三明治结构双栅垂直隧穿晶体管如图1(a)、图1(b)所示，一种三明治结构双栅垂直隧穿场效应晶体管，包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质
上栅极和下栅极；所述源区，漏区和沟道区位于上绝缘介质层和下绝缘介质层之间；所述上
栅极位于上栅绝缘介质层的上层，所述下栅极位于下栅绝缘介质层的下层；其中，所述漏
区、沟道区构成一个整体，采用同一种掺杂类型半导体材料，从漏区到沟道区掺杂浓度相
同，源区采用不同于漏区和沟道区的掺杂类型；在源区和漏区之间存在阻挡层，且阻挡层深
度和源区一样；

[0023] 所述的覆盖漏区的延伸的栅长为LGD，所述LGD≥0nm。

[0024] 所述阻挡层的厚度小于LGD，且材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

[0025] 所述源区，漏区和沟道区的半导体材料为IV族半导体、III-V族化合物半导体、碳纳米管、石墨烯或MoS2中的一种或者多种的组合。

[0026] 绝缘层介质材料为SiO2、Al3N4、HfO2、TiO2、Al2O3、La2O3中的一种或者多种的组合。

[0027] 所述上栅极和下栅极为金属材料。

[0028] 所述双栅极为导电材料，可以为金属，如Pt、W、Ti、Ta、Cu等。

[0029] 在本发明的一个实施例中，结构如图1(a)所示，为一个N型SDG-VTFET结构。当器件由截止态进入导通状态时，沿剖切线aa的电子、空穴浓度分布图分别如图2(a),(b)所示。可
以看到，在截止状态时，隧穿结界面处(横坐标2nm和13nm)电子和空穴的浓度很低，隧穿可
以忽略；在导通状态时，隧穿结界面处(横坐标2nm和13nm)电子和空穴的浓度显著增加，说
明大量电子发生隧穿。沿剖切线aa的能带图如图2所示，可以看到，在截止状态下，Y方向隧
穿通道没有形成，抑制泄露电流；在导通状态下，隧穿结处的能带发生弯曲，隧穿通道形成，
器件开启。

[0030] 当器件处于关断状态时，外加的栅压为0V，漏极电压为1V，源极电压为0V。由于栅极与半导体功函数之差，会使得这一部分栅控区域的能带发生弯曲，由图4(a)可知，随着
LGD的增加，水平方向的隧穿势垒宽度变大，由图4(b)可以看到，关态电流降低了，因此可以
通过控制LGD的长度来调控关断状态时的泄漏电流，这是本发明的可控性好的优点。

[0031] 当器件处于开启状态时，源极电压为0，漏极电压为1V，栅极电压为1V，栅压的施加，使得栅控下的N+沟道区和P+源区接触面附近的能带发生弯曲，此时隧穿势垒宽度变小，
源区的价带电子隧穿进入N+沟道区，随着栅压的施加，有效栅控源区域的电子耗尽，只剩下
空穴，在电场的作用下，沿源电极方向运动，电子沿着漏极方向运动，共同形成导通电流。由
于器件的对称结构，导通状态时的隧穿通道加倍，这对于器件的导通电流的提升有着明显
的改进。同时由于阻挡层和延伸的栅长LGD的存在，使得关态泄漏电流被最大化的遏制了，改
善了器件的开关电流比，和亚阈值斜率，获得了更好的器件性能。

[0032] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特
点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何
的一个或多个实施例或示例中以合适的方式结合。

附图说明

[0012] 图1(a)为本发明公开的P型三明治结构双栅垂直隧穿场效应晶体管的结构示意图；

[0013] 图1(b)为本发明公开的N型三明治结构双栅垂直隧穿场效应晶体管的结构示意图；

[0014] 图2(a)为本发明截止态图纵向载流子浓度分布示意图；

[0015] 图2(b)为本发明导通态载流子纵向载流子浓度分布示意图；

[0016] 图3为本发明隧穿晶体管施加电压后纵向能带变化示意图；

[0017] 图4(a)本发明隧穿晶体管截止状态时不同长度LGD对应能带示意图；

[0018] 图4(b)为截止状态时不同长度LGD对应关态电流示意图。

1一种半导体生产用温控设备（半导体，半导体温控） 2一种半导体测试治具 3一种半导体激光设备 4一种有机半导体材料 5一种半导体测试治具 6一种半导体激光设备 7一种半导体芯片包装盒 8半导体材料研磨抛光机 9一种半导体材料结晶炉 10半导体材料研磨抛光机