[0014] 下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。
[0015] 如图1所示，本发明提供的像素信息采集相关双采样读取电路包括像素单元100、行读取单元101和列读取单元102，其中：
[0016] 所述像素单元100的输出端与行读取单元101的输入端相连；
[0017] 所述行读取单元101的输出端与列读取单元102的输入端相连。
[0018] 本发明中，所述像素单元100由APS、开关EX、开关Rst、开关row、电容C和MOS管组成，其中：
[0019] 所述APS的一端接地，另一端与开关EX的一端相连；
[0020] 所述开关EX的另一端分别与电容C、开关Rst的一端、MOS管的栅极相连；
[0021] 所述电容C的另一端接地；
[0022] 所述开关Rst的另一端接地；
[0023] 所述MOS管的一端与电源VDD相连，另一端与开关row的一端相连；
[0024] 所述开关row的另一端作为像素单元100的输出端。
[0025] 本发明中，所述行读取单元101由电容C1、跟随器A1、开关S1和开关Col组成，其中：
[0026] 所述电容C1的一端与像素单元100的输出端相连，另一端分别与开关S1的一端、跟随器A1的输入端相连；
[0027] 所述开关S1的另一端接地；所述跟随器A1的输出端与开关Col的一端相连；
[0028] 所述开关Col的另一端作为行读取单元101的输出端。
[0029] 本发明中，所述列读取单元102由电容C2、电容C3、开关S2和运放A2组成，其中：
[0030] 所述电容C2的一端与行读取单元101的输出端相连，另一端分别与运放A2的负向输入端、开关S2的一端、电容C3的一端相连；
[0031] 所述运放A2的正向输入端与参考电压Vref相连；
[0032] 所述运放A2的输出端分别与开关S2的另一端、电容C3的另一端、列读取单元102的输出端Vout相连。
[0033] 如图2所示，复位阶段Rst信号有效，积分电容C信号复位。关闭复位信号的同时行选信号Row有效，行读取电路开始采样像素单元输出信号。开关S1开启，此时电容C1上采样信号电压为Vp1，然后Row和开关S1关闭。
[0034] 曝光阶段开关EX开启，积分电容C采集CMOS图像传感器信息，然后开关EX关闭。
[0035] 行读出阶段开关Row再次开启，行读出电路采样像素单元曝光后的信号，此时电压为Vp2，开关S1关断，跟随器A1的输出为Vp2‑Vp1。
[0036] 列读出阶段开关Col开启，开关S2开启，电容C2上的电压为Vrow1‑Vref，电容C3的电压为0。然后开关S2关闭，S1开启。由于电荷守恒原理，运放A2的输出电压为：
[0037]
[0038] 由上述描述完成两次采样信号的相关双采样过程，改变参考电压Vref的值可以控制读取电路在不同光照条件下的工作状态，同时输出电压值可以通过改变采样电容C2、电容C3的大小来进行调整，满足微弱信号采样条件。
[0039] 本发明提供的像素信息采集相关双采样读取电路实际应用实例阵列框图如图3所示。图3中的像素阵列的每一行读取电路中，连接第一级行读取相关双采样电路来抑制像素单元的噪声，第二级通过列读取相关双采样电路连接，实现整个像素单元读取电路的降噪效果，最终得到准确的高质量成像信息。
