[0040] 如果在某一时刻检测到DRAM芯片重新回到繁忙状态，那么重新使这L个被关闭的DRAM块开启，并且所有块的刷新周期重新配置为T_refresh0，该DRAM芯片返回常规刷新模式。
[0041] 开启或者关闭DRAM芯片中的哪些DRAM块以及关闭几个DRAM块是由操作系统发送配置信息至DRAM芯片完成的，传统方式关闭若干DRAM块的方式是固定不变的，例如图3中4个块DRAM芯片，在低功耗刷新模式下，可以关闭两个块，即块3和块2，若DRAM长期不被存取，可以再关闭块1，只开启块0。而本发明根据各个DRAM块中最差存储单元的分布可以择优选取关闭某些块，并可以在一定程度上提高剩余开启块的刷新周期，从而可以进一步降低功耗。
[0042] 本发明上述低功耗刷新方式中新的刷新周期T_refresh1依赖最差存储单元的分布，因此刷新周期的提高也非常有限，刷新功耗的降低也是很有限。如果DRAM系统中含有非易失性存储器模块，DRAM结构如图5所示，那么在低功耗模式下可进一步提高刷新周期，降低刷新功耗。假设N个块中的最差存储单元数随保持时间的变化如图9所示，在数据保持时间T_refresh2下最差存储单元数最多的L个(0
[0043] 在某一时刻，DRAM进入非繁忙状态，那么DRAM可以关闭这L个块，只开启剩余N-L个块；在低功耗刷新模式下，将剩余N-L个块中保持时间低于T_refresh2的最差存储单元转存至非易失性存储器中，配置新的刷新周期为T_refresh2。显然T_refresh2远大于T_refresh1和T_refresh0，刷新周期大大提高，刷新功耗也大大降低。
[0044] T_refresh2的选取是在DRAM刷新功耗和DRAM性能上的折中。T_refresh2越大，刷新功耗也就越低，同时剩余N-L个块中的最差存储单元也就越多，需要转存至非易失性存储器中的存储单元也就越多，替换功耗也会增多，由于对非易失性存储器的存取性能不及对原DRAM块的存取性能，原DRAM中被替换的存储单元增多会导致混合DRAM存取性能有所下降。因此选取合适的刷新周期T_refresh2，混合DRAM也能达到良好存取性能。如果在某一时刻DRAM重新运行在繁忙状态，那么将非易失性存储器中的数据写回DRAM中的指定块的指定地址，重新开启所有块，配置刷新周期为T_refresh0，DRAM运行在常规刷新模式下。
[0045] 从上述描述可以看出，在考虑最差存储单元的情况下，本发明基于分块DRAM的低功耗刷新技术能够有效提高刷新周期，从而降低刷新功耗。如果DRAM中包含非易失性存储器，那么可以更进一步提高刷新周期，大大降低刷新功耗。
[0046] 下面列举实施例1进一步阐述。
[0047] 假设DRAM芯片有8个块，分别从块0至块7，DRAM最短刷新周期T_refresh0为64ms。在各个数据保持时间段内的最差存储单元数如表1所示。例如块2在256ms刷新周期下无最差存储单元，即块2中所有存储单元的保持时间均大于256ms，在刷新周期为1s的情况下有（5+15=20）个最差存储单元。通过统计可知在512ms下块0至块7的最差存储单元分别为45，
55，5，10，20，35，0，0。从大到小为排列分别为块1，块0，块5，块4，块3，块2，块6和块7。
[0048] 表1：
[0049] 64ms-128ms 128ms-256ms 256ms-512ms 512ms-1s 1s-2s 2s-5s
块0 5 10 30 50 100 150
块1 10 5 40 80 150 200
块2 0 0 5 15 30 180
块3 0 0 10 25 45 300
块4 0 5 15 60 180 250
块5 0 10 25 60 200 300
块6 0 0 0 35 40 300
块7 0 0 0 25 50 200
[0050] 在某一时刻DRAM由繁忙状态进入非繁忙状态，那么由操作系统向DRAM芯片内部发送指令，关闭四个块，如图10-b所示。那么由表1中可以看出，DRAM刷新周期可以提高到T_refresh1=256ms。如果此时DRAM在休眠状态，可再关闭两个块，即块2和块3，如图10-c所示，那么T_refresh1’可在再提高至512ms。本发明分块DRAM低功耗刷新技术与传统分块DRAM刷新技术对比如表2所示。若所有块均开启，那么传统分块DRAM刷新周期与功耗与本发明低功耗刷新周期和功耗相同；若仅开启4个块，传统分块DRAM刷新周期不变，功耗减半，而本发明分块DRAM低功耗刷新周期增加到原来的4倍，从而使刷新功耗进一步降低4倍；若仅仅开启两个块，传统分块DRAM刷新周期依然不变，功耗降至原来的四分之一，本发明低功耗刷新周期进一步升高一倍，从而使得刷新功耗也进一步降低。可见本发明考虑最差存储单元分布的分块DRAM低功耗刷新技术在非繁忙状态下能提高刷新周期，进一步降低刷新功耗。
[0051] 表2：
[0052]
[0053] 如果DRAM芯片中包含非易失性存储器，那么在低功耗刷新模式下，如上所述，仅仅开启四个块，块2，块3，块6和块7，那么在低功耗刷新模式下，可以刷新周期提高到2s，而这四个块中保持时间在2s以下的最差存储单元都需要转存至非易失性存储器中，块2、块3、块6、块7中分别有最差存储单元50、80、75、75。如果仅仅开启两个块，块6和块7，那么刷新周期可以进一步提高至5s，需要转存的最差存储单元数为375和275，刷新周期功耗也进一步下降。对比如表3所示。
[0054] 表3：
[0055]
[0056] 对比表2、表3可以看出，本发明两种考虑最差存储单元的分块DRAM在低功耗刷新模式下能够有效提高刷新周期，大大降低了刷新功耗，并且基本不影响DRAM的性能。
[0057] 以上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
