[0038] 本发明提供一种NAND型闪存单元结构的制备方法。
[0039] 本发明的核心思想是通过系于Gate last工艺手段，采用镶嵌的方式在形成空气隙结构之后再进行栅极结构的制备，使所制备的闪存结构能与目前的CMOS逻辑工艺兼容，并利用正三角的空气隙结构提高字线之间的隔离效果。
[0040] 下面结合附图对本发明方法进行详细说明
[0041] 首先，提供一个硅晶圆衬底1，该硅晶圆衬底1为单晶，可以是单层结构或多层结构，并于该硅晶圆衬底上通过光刻与刻蚀工艺制备器件有源区和隔离区，形成CMOS电路区域A和NAND闪存阵列区域B，并分别对CMOS电路区域A和NAND闪存阵列区域B的隔离区中填充绝缘材料，形成CMOS电路区域浅沟槽隔离23，NAND闪存阵列区域浅沟槽隔离24与CMOS工艺中的氮化物层22，如图9结构所示。
[0042] 其中，该工艺步骤中制备NAND闪存阵列区域B时，优选使用两次和多次曝光(Double/Multiple exposure)、自对准间隔(self-aligned spacer)、重复间隔方法(repeated spacer approach)等工艺方法以增加NAND闪存阵列区域B中的图形密度。
[0043] 此外，CMOS电路区域浅沟槽隔离23和NAND闪存阵列区域浅沟槽隔离24中填充的绝缘材料优选为相同的氧化物、氮化物或者是其它绝缘材料，也可分别使用两种不同的绝缘材料。
[0044] 然后，在CMOS电路区域A上方沉积一层掩膜材料层25，掩膜材料25的材质可使用CMOS工艺中使用的任一种类的掩膜材料。并对NAND闪存阵列区域B上的氮化物层22部分进行刻蚀，将其完全除去，如图10结构所示。
[0045] 之后，在完成上述工艺步骤的NAND闪存阵列区域B上制备隧穿氧化层26和多晶硅浮栅层27，并除去掩膜材料层25，如图11结构所示。其中制备隧穿氧化层26和多晶硅浮栅层27的制备工艺为本领域公知常识，于此不做累述。
[0046] 随后，采用化学机械抛光法对完成上述工艺步骤的硅晶圆衬底进行抛光，将多晶硅浮栅层27抛光至NAND闪存阵列区域隔离区24上方的隧穿氧化层26的上表面，如图12结构所示。抛光工艺过程中，优选使用对多晶硅抛光比较快，对氧化物和氮化物抛光比较慢的磨料和其它抛光条件。
[0047] 此外，由于CMOS电路区域A上方有氮化物层22＇的保护，可对完成上述工艺步骤的硅晶圆衬底进行过抛，以进一步减少余留多晶硅浮栅层27＇的厚度。
[0048] 之后，于完成上述工艺步骤的硅晶圆衬底上表面制备一层绝缘层，再将NAND闪存阵列区域B中字线上方绝缘层的部分刻蚀除去，如图13、图14和图15所示结构，形成字线凹陷216，如图15所示。
[0049] 然后，以经过刻蚀的绝缘层28为掩膜，对余留多晶硅浮栅层27＇进行刻蚀，进一步减少余留多晶硅浮栅层27＇的厚度，形成浮栅27″，如图15结构所示。
[0050] 随后，以化学气相沉积法工艺对硅晶圆衬底上表面沉积一层栅极绝缘层29，该栅极绝缘层的材质优选为氧化物/氮化物/氧化物的绝缘层，或HfO2的绝缘层，或Ta2O5、Al2O3等高介电常数的绝缘层材料，该栅极绝缘层的厚度优选为10-20nm(如10nm，15nm或20nm)，如图16结构所示。
[0051] 随后，对硅晶圆衬底上表面沉积一层多晶硅层210，如图17结构所示。
[0052] 然后，对硅晶圆衬底进行化学机械抛光工艺，以除去多晶硅层210多余的部分，仅保留控制栅极区域的多晶硅，已形成所需的多晶硅控制栅层210＇，如图18结构所示。
[0053] 随后，对硅晶圆衬底上表面沉积一层金属材料211，优选的工艺方式为物理气相沉积法，该金属材料层11的材质优选为金属Ni，厚度优选为50-150nm(如50nm，70nm或150nm)，如图19结构所示。
[0054] 然后，对完成金属材料层211沉积工艺的硅晶圆衬底进行热处理，使金属材料层211于多晶硅控制栅层210＇上层发生化学反应，形成低电阻层212，而多晶硅控制栅层210＇下层则不发生反应，形成控制栅210″。然后使用湿法腐蚀的工艺方式腐蚀掉未反应完全的金属材料层，如图20结构所示。该步骤工艺的目的是获得比纯多晶硅材质的栅极具有更好导电性的控制栅极，以提高芯片的性能。
[0055] 其中，对硅晶圆衬底进行热处理所采用的工艺方式优选为快速热处理(RTA)或炉管热处理工艺
[0056] 然后，对硅晶圆衬底上表面沉积一层第二掩膜层25＇，并对第二掩膜层25＇进行光刻工艺，暴露NAND闪存阵列区域B上的剩余的绝缘层28部分，如图21结构所示。
[0057] 然后，以第二掩膜层25＇为刻蚀模板，将NAND闪存阵列区域B上剩余的绝缘层28字线与字线之间的部分刻蚀去除，形成空气隙凹槽213，如图22结构所示。其中，刻蚀工艺优选为各项同性的干法或湿法刻蚀工艺。
[0058] 然后，以第二掩膜层25＇为刻蚀模板，将NAND闪存阵列区域B上字线与字线之间的余留多晶硅浮栅层27＇的部分刻蚀去除，如图23结构所示。其中，刻蚀工艺优选为各项同性的多晶硅干法刻蚀工艺。
[0059] 之后，对硅晶圆衬底上表面沉积一层第三掩膜层25″，并使用光刻工艺将第三掩膜层25″位于形成空气隙凹槽213上方的部分去除，并以第三掩膜层25″为掩膜，对硅晶圆衬底进行N型离子注入，已形成NAND型闪存单元的对称源、漏极14，如图24结构所示。
[0060] 然后，去除第三掩膜层25″，并在硅晶圆衬底上表面沉积一层第二绝缘层215，使空气隙凹槽213上空封闭，形成空气隙213＇，该步骤中，由于空气隙213＇为正三角形，上口很小，故在沉积第二绝缘层215时，空气隙很容易被保存下来，如图25结构所示。
[0061] 最后，除去CMOS电路区域A上方的第二绝缘层215与栅极绝缘层28＇，如图26结构所示。
[0062] 综上所述，本发明提出了一种基于Gate Last多晶硅栅极工艺的正三角空气隙NAND型闪存单元结构及制备方法，包括采用氮化物凹陷(recess)、化学机械抛光和刻蚀的方法制备超薄多晶硅浮栅，采用镶嵌(Damascene)的方法制备多晶硅控制栅极和正三角空气隙，然后进行源漏极的离子注入。与目前基于多晶硅栅极的先进CMOS逻辑工艺兼容，并能克服传统空气隙NAND闪存单元结构隔离效果差、需要特别工艺设备的缺点。
[0063] 对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
