首页 > 专利 > 杭州电子科技大学 > 一种三端可控型忆阻器模拟电路专利详情

一种三端可控型忆阻器模拟电路   0    0

有效专利 查看PDF
专利申请流程有哪些步骤?
专利申请流程图
申请
申请号:指国家知识产权局受理一件专利申请时给予该专利申请的一个标示号码。唯一性原则。
申请日:提出专利申请之日。
2021-03-11
申请公布
申请公布指发明专利申请经初步审查合格后,自申请日(或优先权日)起18个月期满时的公布或根据申请人的请求提前进行的公布。
申请公布号:专利申请过程中,在尚未取得专利授权之前,国家专利局《专利公报》公开专利时的编号。
申请公布日:申请公开的日期,即在专利公报上予以公开的日期。
2021-07-16
授权
授权指对发明专利申请经实质审查没有发现驳回理由,授予发明专利权;或对实用新型或外观设计专利申请经初步审查没有发现驳回理由,授予实用新型专利权或外观设计专利权。
2022-08-16
预估到期
发明专利权的期限为二十年,实用新型专利权期限为十年,外观设计专利权期限为十五年,均自申请日起计算。专利届满后法律终止保护。
2041-03-11
基本信息
有效性 有效专利 专利类型 发明专利
申请号 CN202110263913.2 申请日 2021-03-11
公开/公告号 CN113054986B 公开/公告日 2022-08-16
授权日 2022-08-16 预估到期日 2041-03-11
申请年 2021年 公开/公告年 2022年
缴费截止日
分类号 H03K19/00 主分类号 H03K19/00
是否联合申请 独立申请 文献类型号 B
独权数量 1 从权数量 0
权利要求数量 1 非专利引证数量 1
引用专利数量 3 被引证专利数量 0
非专利引证 1、2018.06.14Nune Pratyusha.Area of HysteresisLoop of a Generic Memristor Emulator. 《2019 4th International Conference onSmart and Sustainable Technologies(SpliTech)》.2019,Mi LIN.Design of Multiple- aluedLogic Unit by Using R-HBT-NDR-BasedMemristor《.Fuzzy Systems and Data MiningV》.2019,;
引用专利 US2016378896A、US10447269B、US2018166134A 被引证专利
专利权维持 1 专利申请国编码 CN
专利事件 事务标签 公开、实质审查、授权
申请人信息
申请人 第一申请人
专利权人 杭州电子科技大学 当前专利权人 杭州电子科技大学
发明人 林弥、李路平、罗文瑶、王旭亮、陈俊杰、韩琪 第一发明人 林弥
地址 浙江省杭州市下沙高教园区二号路 邮编 310018
申请人数量 1 发明人数量 6
申请人所在省 浙江省 申请人所在市 浙江省杭州市
代理人信息
代理机构
专利代理机构是经省专利管理局审核,国家知识产权局批准设立,可以接受委托人的委托,在委托权限范围内以委托人的名义办理专利申请或其他专利事务的服务机构。
浙江永鼎律师事务所 代理人
专利代理师是代理他人进行专利申请和办理其他专利事务,取得一定资格的人。
陆永强
摘要
本发明公开了一种三端可控型忆阻器模拟电路,包括正向滞回控制模块U1,反向滞回控制模块U2,非易失控制模块U3,电压比例控制模块U4,电流转换模块U5。正向滞回控制模块,反向滞回控制模块相连,用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连,实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连,用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块,反向滞回控制模块相连,用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。
  • 摘要附图
    一种三端可控型忆阻器模拟电路
  • 说明书附图:图1
    一种三端可控型忆阻器模拟电路
  • 说明书附图:图2
    一种三端可控型忆阻器模拟电路
  • 说明书附图:图3
    一种三端可控型忆阻器模拟电路
法律状态
序号 法律状态公告日 法律状态 法律状态信息
1 2022-08-16 授权
2 2021-07-16 实质审查的生效 IPC(主分类): H03K 19/00 专利申请号: 202110263913.2 申请日: 2021.03.11
3 2021-06-29 公开
权利要求
权利要求书是申请文件最核心的部分,是申请人向国家申请保护他的发明创造及划定保护范围的文件。
1.一种三端可控型忆阻器模拟电路,其特征在于,包括正向滞回控制模块U1,反向滞回控制模块U2,非易失控制模块U3,电压比例控制模块U4,电流转换模块U5,正向滞回控制模U1块和反向滞回控制模块U2相连,用于实现忆阻器的双向滞回特性曲线;非易失控制模块U3与电压比例控制模块U4相连,电压比例控制模块U4输出端与电流转换模块U5相连;其中,非易失控制模块U3进一步分为积分电路U3‑1和阻值转换电路U3‑2,用于实现非易失特性及阻值转换特性;电压比例控制模块U4用于产生与忆阻器电流成正比的电压;电流转换模块U5分别与电压比例控制模块U4、正向滞回控制模块U1和反向滞回控制模块U2相连,用于将电压比例控制模块U4输出的电压转变为电流以此保证忆阻器AB两端具有相同的电流;
所述正向滞回控制模块U1包括第一二极管D1,第一晶体管Q1、第二晶体管Q2,第一电阻R1、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10;第一二极管D1的正端接入输入信号并与第二二极管D2的负端和电流转换模块U5的运算放大器U5‑1的第5引脚相连,第一二极管D1的负端连接第一电阻R1的一端;第一电阻R1的另一端连接第七电阻R7的一端和第九电阻R9的一端;第九电阻R9的另一端连接第十电阻R10的一端和第一晶体管Q1的基极;第八电阻R8一端连接第一晶体管Q1的集电极和第二晶体管Q2的基极,第八电阻R8的另一端连接第一直流电压源Vctr的正端,第一直流电压源Vctr的负端接地,Vctr作为三端可控型忆阻器的阈值/阻态控制端;第七电阻R7的另一端连接第二晶体管Q2的集电极;
所述反向滞回控制模块U2包括第二二极管D2,第三晶体管Q3、第四晶体管Q4,第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6,第二直流电压源V2;第二二极管D2的正端连接第二电阻R2的一端,第二二极管D2的负端与第一二极管D1的正极相连;第二电阻R2的另一端连接第三电阻R3和第五电阻R5的一端;第三电阻R3的另一端连接第六电阻R6和第三晶体管Q3的基极;第四电阻R4一端连接第三晶体管Q3的集电极和第四晶体管Q4的基极,第四电阻R4的另一端连接第二直流电压源V2的正端,第二直流电压源V2负端接地;第五电阻R5的另一端连接第四晶体管Q4的集电极;第十电阻R10的另一端、第六电阻R6的另一端和第一晶体管Q1的发射极、第二晶体管Q2的发射极、第三晶体管Q3的发射极、第四晶体管Q4的发射极与第十一电阻R11的一端和电压比例控制模块U4的乘法器第1引脚相连;
所述非易失控制模块U3采用TL084为主要器件:其中积分电路U3‑1中包含第十一电阻R11、第十二电阻R12和第一电容C1;阻值转换电路U3‑2中包含电阻第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19,第三直流电压源VS;TL084的第4引脚接+15V、第11引脚接‑15V作为芯片的驱动电压,第3引脚接地,第2引脚分别与第十一电阻R11的另一端、第十二电阻R12的一端和第一电容C1的一端相连,第
1引脚分别与第一电容C1的另一端、第十二电阻R12的另一端相连,第5引脚分别与第十三电阻R13的一端和第十四电阻R14的一端相连,第6引脚直接与第1引脚相连,第7引脚分别与第十四电阻R14的另一端和第十七电阻R17的一端相连,第8引脚与电压比例控制模块U4的乘法器第3引脚和第十六电阻R16的一端相连,第十三电阻R13的另一端接地,第9引脚分别与第十六电阻R16的另一端、第十五电阻R15的一端相连,第10引脚分别与第十七电阻R17的另一端、第十八电阻R18的一端、第十九电阻R19的一端相连,第十八电阻R18的另一端接第三直流电压源VS的正端,第三直流电压源VS负端接地,第十九电阻R19的另一端直接接地,第十五电阻R15的另一端直接接地;
所述的电压比例控制模块U4采用型号为AD633AN的乘法器为主要器件:其中,还包括第二十电阻R20、第二十一电阻R21;乘法器AD633AN的第8引脚接+15V、第5引脚接‑15V作为芯片的驱动电压,第2引脚、第4引脚接地,第7引脚与第二十电阻R20的一端相连,第6引脚分别与第二十电阻R20的另一端、第二十一电阻R21的一端相连,第二十一电阻R21的另一端接地;
所述电流转换模块U5包括两个型号为AD844的运算放大器U5‑1、U5‑2,U5‑1、U5‑2的第7引脚接+15V、第4引脚接‑15V作为芯片的驱动电压;U5‑1的第2引脚和U5‑2的第2引脚相连,U5‑1的第
3引脚与电压比例控制电路U4的第二十电阻R20的另一端、第二十一电阻R21的一端、乘法器AD633AN的第6引脚相连,U5‑1的第3引脚接地;U5‑1的第5引脚接输入信号作为三端可控型忆阻器的输入端,U5‑2的第5引脚直接接地作为三端可控型忆阻器的输出端。
说明书

技术领域

[0001] 本发明属于电路设计技术领域,涉及一种三端可控型忆阻器模拟电路,具体是一种通过第三端控制实现忆阻器阈值/阻态可控、具有非易失特性的硬件模拟电路。

背景技术

[0002] 忆阻器是用来表征电荷和磁通量之间的关系的二端无源电路元件,是一种具有记忆功能的新型非线性电阻,其电阻值是一个非线性的量,会随着输入电流或电压的变化而发生变化。由于具有功耗低,集成密度高,非易失性记忆特性,开关性能好,工艺尺寸小等多方面的优势,忆阻器在大规模集成电路、类脑神经形态计算、新型计算/存储融合架构计算、人工智能等方向有着极具潜力的研究前景。
[0003] 当前,传统的忆阻器为二端器件,具有固定的阈值及忆阻值,在实际电路应用中,不能便捷地调整忆阻器的性能参数以达到符合电路设计的需求,也无法对忆阻器的工作状态进行控制,控制不够灵活。虽然在软件仿真时可以通过忆阻器数学模型进行参数的调整,但在实际应用时难度较大。因此本发明在传统二端忆阻器的基础上,设计发明了一个三端型忆阻器模拟电路,通过对第三端信号的控制,实现忆阻器阈值/阻态的可控性,对忆阻器电路的研究和应用具有重要的意义。

发明内容

[0004] 针对现在技术和研究成本上存在的问题,本发明提供了一种三端可控型忆阻器模拟电路,采用运算放大器、乘法器、三极管、二极管、电阻和电容等基本电路器件,以简单明了的工作原理去实现忆阻器的阈值特性、非易失特性,可代替实际忆阻器进行实验测试和应用研究。
[0005] 本发明解决技术问题所采取的技术方案如下:
[0006] 一种三端可控型忆阻器模拟电路,可以分为五个部分。包括正向滞回控制模块U1,反向滞回控制模块U2,非易失控制模块U3,电压比例控制模块U4,电流转换模块U5,其中非易失控制模块U3进一步分为积分电路U3‑1和阻值转换电路U3‑2。正向滞回控制模块,反向滞回控制模块相连,用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连,实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连,用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块、反向滞回控制模块相连,用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。
[0007] 所述正向滞回控制模块U1包括型号为D1N40007的第一二极管D1,第一晶体管Q1、第二晶体管Q2,第一电阻R1、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10。第一二极管D1的正端接入输入信号并与第二二极管D2的负端和电流转换模块的运算放大器U5‑1的第5引脚相连,第一二极管D1的负端连接第一电阻R1的一端;第一电阻R1的另一端连接第七电阻R7的一端和第九电阻R9的一端;第九电阻R9的另一端连接第十电阻R10的一端和第一晶体管Q1的基极;第八电阻R8一端连接第一晶体管Q1的集电极和第二晶体管Q2的基极,第八电阻R8的另一端连接第一直流电压源Vctr的正端,第一直流电压源Vctr的负端接地,Vctr作为三端可控型忆阻器的阈值/阻态控制端;第七电阻R7的另一端连接第二晶体管Q2的集电极;
[0008] 所述反向滞回控制模块U2包括型号为D1N40007的第二极管D2,第三晶体管Q3、第四晶体管Q4,第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6,第二直流电压源V2。定义直流电压源V2为2V,第二二极管D2的正端连接第二电阻R2的一端,负端与第一二极管D1的正极相连;第二电阻R2的另一端连接第三电阻R3和第五电阻R5;第三电阻R3的另一端连接第六电阻R6和第三晶体管Q3的基极;第四电阻R4一端连接第三晶体管Q3的集电极和第四晶体管Q4的基极,另一端连接第二直流电压源V2的正端,第二直流电压源V2负端接地;第五电阻R5的另一端连接第四晶体管Q4的集电极。第十电阻R10的另一端、第六电阻R6的另一端和第一晶体管Q1的发射极、第二晶体管Q2的发射极、第三晶体管Q3的发射极、第四晶体管Q4的发射极与第十一电阻R11的一端和电压比例控制模块U4的乘法器第1引脚相连。
[0009] 所述非易失控制模块U3以TL084为主要器件:其中积分电路U3‑1中包含第十一电阻R11、第十二电阻R12和第一电容C1。阻值转换电路U3‑2中包含电阻第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19,第三直流电压源VS。这一模块电路需用到三个运算放大器,故只需用到TL084的第1‑11引脚。TL084的第4引脚接+15V、第11引脚接‑15V作为芯片的驱动电压,第3引脚接地,第2引脚分别与第十一电阻R11的另一端、第十二电阻R12的一端和第一电容C1的一端相连,第1引脚分别与第一电容C1的另一端、第十二电阻R12的另一端相连,第5引脚分别与第十三电阻R13的一端和第十四电阻R14的一端相连,第6引脚直接与第1引脚相连,第7引脚分别与第十四电阻R14的另一端和第十七电阻R17的一端相连,第8引脚与电压比例控制模块U4的乘法器第3引脚和第十六电阻R16的一端相连,第十三电阻R13的另一端接地,第9引脚分别与第十六电阻R16的另一端、第十五电阻R15的一端相连,第10引脚分别与第十七电阻R17的另一端、第十八电阻R18的一端、第十九电阻R19的一端相连,第十八电阻R18的另一端接第三直流电压源VS的正端,第三直流电压源VS负端接地,第十九电阻R19的另一端直接接地,第十五电阻R15的另一端直接接地。
[0010] 所述电压比例控制模块U4以型号为AD633AN的乘法器为主要器件:其中还包括第二十电阻R20、第二十一电阻R21。乘法器的第8引脚接+15V、第5引脚接‑15V作为芯片的驱动电压,第2引脚、第4引脚接地,第7引脚与第二十电阻R20的一端相连,第6引脚分别与第二十电阻R20的另一端、第二十一电阻R21的一端相连,第二十一电阻R21的另一端接地。
[0011] 所述电流转换模块U5包括两个型号为AD844的运算放大器U5‑1、U5‑2,其中U5‑1、U5‑2的第7引脚接+15V、第4引脚接‑15V作为芯片的驱动电压。U5‑1的第2引脚和U5‑2的第2引脚相连,U5‑2的第3引脚与电压比例控制模块U4的第二十电阻R20的另一端、第二十一电阻R21的一端、乘法器的第6引脚相连,U5‑1的第3引脚接地。U5‑1的第5引脚接输入信号作为三端可控型忆阻器的输入端,U5‑2的第5引脚直接接地作为三端可控型忆阻器的输出端。
[0012] 上述技术方案中,本发明设计了一种能够实现阈值/阻态可控、具有非易失特性的三端可控型忆阻器模拟电路。该模拟电路含有正向滞回控制模块,反向滞回控制模块,非易失控制模块,电压比例控制模块,电流转换模块。在目前甚至未来传统二端忆阻器无法灵活调整忆阻器特性参数的情况下,用来代替二端忆阻器可运用到相关电路设计中,对忆阻器的特性应用及领域范围研究具有重大意义。
[0013] 与现有技术相比,本发明提出的三端可控型忆阻器的模拟电路,能方便地实现与实际阈值型忆阻器器件相同的特性,可代替二端忆阻器进行实验测试和应用研究。本发明主要以正向滞回控制模块U1,反向滞回控制模块U2中三极管的导通截止工作状态变化而引起整个电路的电流发生变化,模拟阈值型忆阻器件的伏安特性。其中正向滞回控制模块U1和反向滞回控制模块U2主要实现对输入信号正负半波的获取及正向、反向滞回曲线产生,Vctr为忆阻器模拟电路的第三端也即控制端,通过改变不同大小的电压值,从而控制忆阻器的伏安特性曲线以及阈值性能参数。非易失控制模块U3实现忆阻器的非易失特性及忆阻器高低阻态转换特性。电压比例控制模块U4实现将忆阻器的电流转化为等比例的电压以便于在实际电路测试时使用。因为非易失控制模块电路、电压比例控制模块电路的加入,需要通过电流转换模块U5将U4模块输出信号进行转换以确保忆阻器AB两个端口的电流大小相同。以上五个模块均为实验室常见元器件,在硬件电路上较易实现,能够以一种新型的电路结构实现阈值/阻态可控的三端可控型忆阻器模拟电路。

实施方案

[0017] 下面结合附图对本发明实例作详细说明。
[0018] 参考图1,所示是三端可控型忆阻器的电路符号。图2为三端可控型忆阻器模拟电路的原理框图,包括正向滞回控制模块U1,反向滞回控制模块U2,非易失控制模块U3,电压比例控制模块U4,电流转换模块U5。
[0019] 本发明根据忆阻器阻值转化理论的一般表达式:
[0020]
[0021] 忆阻器具有两个较为稳定的电导值:GH、GL,分别对应忆阻器的低阻态和高阻态。Vth1、Vth2表示忆阻器的阈值电压,当器件两端电压VX大于Vth1时,其阻值将会转变为高电导(低阻态)。当器件两端电压小于Vth2时,其阻值将会转变为低电导(高阻态)。当器件两端电压处于Vth2和Vth1之间时,其阻值状态保持不变。
[0022] 本发明利用正向滞回控制模块,反向滞回控制模块产生具有对称性质的滞回特性曲线,并通过非易失控制模块实现忆阻器的忆阻值到忆导值的转换、非易失特性及高低阻值的转换特性。
[0023] 如图3所示,正向滞回控制模块U1包括型号为D1N40007的第一二极管D1,第一晶体管Q1、第二晶体管Q2,第一电阻R1、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10以及第一直流电压源Vctr。正向滞回控制模块中的第一晶体管Q1、第二晶体管Q2有三个工作区域:
[0024] (1)放大区:发射结正偏,集电结反偏;
[0025] (2)截止区:发射结反偏,集电结反偏;
[0026] (3)饱和区:发射结正偏,集电结正偏;
[0027] 在忆阻器AB两端加正弦信号,一开始,信号较小,第一晶体管Q1处于截止状态。因为第二晶体管Q2的基极通过第八电阻R8与第一直流电压源Vctr相连,若是第一直流电压源Vctr的电压使得第二晶体管Q2的基极与发射极之间的压差大于晶体管的开启电压,第二晶体管Q2处于导通状态,而且由于此时A端输入的电压较小,使得第二晶体管Q2的集电结正偏,因此第二晶体管Q2处于短暂的饱和状态,流过正向滞回控制模块的电流也随着输入正弦电压的增大逐渐增大,而且增大第一直流电压源Vctr的电压值,可增大流过正向滞回控制模块的电流。
[0028] 随着输入的正弦电压的逐渐增大,第一晶体管Q1的基极电压也逐渐增大,当第一晶体管Q1的基极电压大于其开启电压时,第一晶体管Q1导通,第一Q1集电极电压减小,在不改变第一直流电压源Vctr的情况下,会使得第一晶体管Q1的集电极电压小于基极电压,第一晶体管Q1的发射结和集电结均正偏,所以第一晶体管Q1处于饱和状态。第一晶体管Q1的集电极与第二晶体管Q2的基极相连,第一晶体管Q1的集电极电压下降导致第二晶体管Q2的发射结电压小于开启电压,第二晶体管Q2进入截止状态,此时流过正向滞回控制模块的电流因为第二晶体管Q2的截止会出现较大幅度的降低。而后随着输入正弦电压的持续增大至最大值,流过正向滞回控制模块的电流会出现缓慢的增长。当输入的正弦电压从最大值开始逐渐减小时,流过正向滞回控制模块的电流也开始缓慢的下降。若在输入信号增大的同时增大第一直流电压源Vctr,流过第一晶体管Q1的集电极电流将会增大,第一直流电压源Vctr的值将会影响正向滞回模块电流最大值出现的时间点,也即忆阻器的阈值电压的值将会发生改变(随着第一直流电压源Vctr增大而增大),即实现第一直流电压源Vctr对忆阻器阈值的控制,而阈值的改变,则会影响忆阻器高低阻态的状态变化,也即第一直流电压源Vctr对忆阻器阻态的控制。
[0029] 随着正弦电压幅度持续减小,因为第九电阻R9、第十电阻R10分压导致第一晶体管Q1的发射结电压小于其开启电压,所以第一晶体管Q1进入到截止状态。此时第二晶体管Q2的基极电压将由第一直流电压源Vctr决定,第二晶体管Q2的发射结电压大于其开启电压处于正偏状态,输入信号的减小使得集电结处于正偏状态,所以第二晶体管Q2进入到饱和状态,第二晶体管Q2由之前的截止状态转变为饱和状态,此时流过正向滞回控制模块的电流会先出现一个小幅的增大,但因为输入电压信号的不断降低,使流过正向滞回控制模块的电流也会不断的减小直至为0。
[0030] 反向滞回控制模块U2包括型号为D1N40007的第二二极管D2,第三晶体管Q3、第四晶体管Q4,第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6。其工作过程类似于正向滞回控制模块。正向滞回控制模块与反向滞回控制模块共同作用产生双向滞回曲线。
[0031] 非易失控制模块U3以运放TL084为主要器件:其中积分电路U3‑1中包含第十一电阻R11、第十二电阻R12和第一电容C1和运放TL084的A部分,阻值转换电路U3‑2中包含第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19,运放TL084的B、C部分和第三直流电压源VS。忆阻器所具有的“记忆”特性,因此使用TL084的A部分结合第十一电阻R11和第一电容C1构成反相积分电路。设积分电路U3‑1的输出电压为VX。
[0032]
[0033] 使用TL084的B、C两部分和电阻构成阻值转换电路,将忆阻器所具备的高低阻态通过两个稳定的高低电压去体现,实现忆阻器的非易失特性和高低阻态特性。阻值转换电路U3‑2的输出电压为VG,若运放正工作电压为VCC,负工作电压为VEE,定义本发明忆阻器的阈值电压分别为VTH、VTL,则:
[0034]
[0035]
[0036] 除了使用放大器的B部分和电阻组成双稳态电路,还使用由C部分和第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19和第三直流电压源VS组成的同相求和放大器,以保证输出电压VG的单极性。
[0037]
[0038] 由公式(2)‑(5)发现:当输入积分电路U3‑1的信号Vsub为0时,输入阻值转换电路U3‑2中的VX值并不为0,也即断电时,忆阻器阻态可以保持断电前阻值状态特性,结合阻值转换电路U3‑2可实现忆阻器的非易失特性。
[0039] 电压比例控制模块U4以型号为AD633AN的乘法器为主要器件:其中包括第二十电阻R20、第二十一电阻R21用于调整乘法系数,根据乘法器的数据表得出引脚6的输出电压为:
[0040]
[0041] 电流转换模块U5包括两个型号为AD844的单芯片运算放大器U5‑1、U5‑2。电流转换模块U5将U4模块输入的电压转换成电流以确保忆阻器AB两端之间的电流大小是一样的,定义Rin为1Ω。
[0042]
[0043] U5‑1的第5引脚接输入正弦信号作为三端可控型忆阻器的输入端,U5‑2的第5引脚直接接地作为三端可控型忆阻器的输出端。
[0044] 本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对本发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。

附图说明

[0014] 图1是本发明三端可控型忆阻器电路符号。
[0015] 图2是本发明三端可控型忆阻器模拟电路的原理框图。
[0016] 图3是本发明三端可控型忆阻器模拟电路原理图。
版权所有:盲专网 ©2023 zlpt.xyz  蜀ICP备2023003576号