首页 > 专利 > 宁波大学 > 一种采用钟控传输门自举绝热电路及四级反相器/缓冲器专利详情

一种采用钟控传输门自举绝热电路及四级反相器/缓冲器 0 0

有效专利查看PDF

申请进展

基本信息

申请人信息

代理人信息

摘要

法律状态

权利要求

说明书

专利申请流程有哪些步骤？

申请

申请号：指国家知识产权局受理一件专利申请时给予该专利申请的一个标示号码。唯一性原则。

申请日：提出专利申请之日。

2016-09-21

申请公布

申请公布指发明专利申请经初步审查合格后，自申请日（或优先权日）起18个月期满时的公布或根据申请人的请求提前进行的公布。

申请公布号：专利申请过程中，在尚未取得专利授权之前，国家专利局《专利公报》公开专利时的编号。

申请公布日：申请公开的日期，即在专利公报上予以公开的日期。

2017-03-22

授权

授权指对发明专利申请经实质审查没有发现驳回理由，授予发明专利权；或对实用新型或外观设计专利申请经初步审查没有发现驳回理由，授予实用新型专利权或外观设计专利权。

2019-01-04

预估到期

发明专利权的期限为二十年，实用新型专利权期限为十年，外观设计专利权期限为十五年，均自申请日起计算。专利届满后法律终止保护。

2036-09-21

基本信息

有效性	有效专利	专利类型	发明专利
申请号	CN201610837489.7	申请日	2016-09-21
公开/公告号	CN106452427B	公开/公告日	2019-01-04
授权日	2019-01-04	预估到期日	2036-09-21
申请年	2016年	公开/公告年	2019年
缴费截止日
分类号	H03K19/0944	主分类号	H03K19/0944
是否联合申请	独立申请	文献类型号	B
独权数量	1	从权数量	3
权利要求数量	4	非专利引证数量	1
引用专利数量	4	被引证专利数量	0
非专利引证	1、Jun-jun Yu,et.al.Design of AdiabaticSRAM Based on CTGAL Circuit《.2006 8thInternational Conference on Solid-Stateand Integrated Circuit TechnologyProceedings》.2007,第1-4节. 潘浩等.模式可选的新型能量回收电路《.微电子学》.2008,第148-152页.;
引用专利	CN101834595A、US2007268054A1、CN102290102A、CN102790602A	被引证专利
专利权维持	6	专利申请国编码	CN
专利事件		事务标签	公开、实质审查、授权

申请人信息

申请人	宁波大学	第一申请人	宁波大学
专利权人	宁波大学	当前专利权人	宁波大学
发明人	胡建平、余峰	第一发明人	胡建平
地址	浙江省宁波市江北区风华路818号	邮编	315211
申请人数量	1	发明人数量	2
申请人所在省	浙江省	申请人所在市	浙江省宁波市

代理人信息

代理机构

专利代理机构是经省专利管理局审核，国家知识产权局批准设立，可以接受委托人的委托，在委托权限范围内以委托人的名义办理专利申请或其他专利事务的服务机构。

宁波奥圣专利代理事务所

代理人

专利代理师是代理他人进行专利申请和办理其他专利事务，取得一定资格的人。

方小惠

摘要

本发明公开了一种采用钟控传输门自举绝热电路及四级反相器/缓冲器，采用钟控传输门自举绝热电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，四级反相器/缓冲器包括四个采用钟控传输门自举绝热电路；优点是电路结构简单，延时和功耗都得到了降低，第一PMOS管和第二PMOS管构成钟控传输门自举绝热电路的输出端和第一时钟端之间的钟控传输门反馈通路，使得输出端的能量回收到功率时钟更加彻底，避免了因PMOS管阈值电压使得输出端不能完全回收到功率时钟去而引起能量损耗，功耗得到优化，本发明的四级反相器/缓冲器在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。

摘要附图
说明书附图：图1(a)
说明书附图：图1(b)
说明书附图：图2
说明书附图：图3
说明书附图：图4(a)
说明书附图：图4(b)
说明书附图：图4(c)
说明书附图：图5
说明书附图：图6
说明书附图：图7
说明书附图：图8

法律状态

序号	法律状态公告日	法律状态	法律状态信息
1	2019-01-04	授权
2	2017-03-22	实质审查的生效	IPC(主分类): H03K 19/0944 专利申请号: 201610837489.7 申请日: 2016.09.21
3	2017-02-22	公开

权利要求

权利要求书是申请文件最核心的部分，是申请人向国家申请保护他的发明创造及划定保护范围的文件。

1.一种采用钟控传输门自举绝热电路，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；
所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第一时钟端，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四PMOS管的漏极、所述的第二NMOS管的漏极、所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的采用钟控传输门自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第二时钟端，所述的第三PMOS管的源极、所述的第五NMOS管的源极和所述的第三NMOS管的栅极连接，所述的第四PMOS管的源极、所述的第六NMOS管的源极和所述的第四NMOS管的栅极连接，所述的第一NMOS管的栅极为所述的采用钟控传输门自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的采用钟控传输门自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地；
所述的采用钟控传输门自举绝热电路的第一时钟端接入的时钟信号和所述的采用钟控传输门自举绝热电路的第二时钟端接入的时钟信号幅值相同，但是相位相差180度。

2.根据权利要求1所述的一种采用钟控传输门自举绝热电路，其特征在于所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比均为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比均为

3.一种四级反相器/缓冲器，其特征在于包括四个采用钟控传输门自举绝热电路，每一个所述的采用钟控传输门自举绝热电路分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；
所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第一时钟端，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四PMOS管的漏极、所述的第二NMOS管的漏极、所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的采用钟控传输门自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第二时钟端，所述的第三PMOS管的源极、所述的第五NMOS管的源极和所述的第三NMOS管的栅极连接，所述的第四PMOS管的源极、所述的第六NMOS管的源极和所述的第四NMOS管的栅极连接，所述的第一NMOS管的栅极为所述的采用钟控传输门自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的采用钟控传输门自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地；
第一个所述的钟控传输门自举绝热电路的输入端为所述的四级反相器/缓冲器的输入端，第一个所述的钟控传输门自举绝热电路的反相输入端为所述的四级反相器/缓冲器的反相输入端，第一个所述的钟控传输门自举绝热电路的输出端和第二个所述的钟控传输门自举绝热电路的输入端连接，第一个所述的钟控传输门自举绝热电路的反相输出端和第二个所述的钟控传输门自举绝热电路的反相输入端连接，第二个所述的钟控传输门自举绝热电路的输出端和第三个所述的钟控传输门自举绝热电路的输入端连接，第二个所述的钟控传输门自举绝热电路的反相输出端和第三个所述的钟控传输门自举绝热电路的反相输入端连接，第三个所述的钟控传输门自举绝热电路的输出端和第四个所述的钟控传输门自举绝热电路的输入端连接，第三个所述的钟控传输门自举绝热电路的反相输出端和第四个所述的钟控传输门自举绝热电路的反相输入端连接，第四个所述的钟控传输门自举绝热电路的输出端为所述的四级反相器/缓冲器的输出端，第四个所述的钟控传输门自举绝热电路的反相输出端为所述的四级反相器/缓冲器的反相输出端，第四个所述的钟控传输门自举绝热电路的第一时钟端和第二个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第一时钟端，第一个所述的钟控传输门自举绝热电路的第一时钟端和第三个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第二时钟端，第二个所述的钟控传输门自举绝热电路的第一时钟端和第四个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第三时钟端，第一个所述的钟控传输门自举绝热电路的第二时钟端和第三个所述的钟控传输门自举绝热电路的第一时钟端连接且其连接端为所述的四级反相器/缓冲器的第四时钟端；
所述的四级反相器/缓冲器的第一时钟端接入第一时钟信号，所述的四级反相器/缓冲器的第二时钟端接入第二时钟信号，所述的四级反相器/缓冲器的第三时钟端接入第三时钟信号，所述的四级反相器/缓冲器的第四时钟端接入第四时钟信号，所述的第一时钟信号、所述的第二时钟信号、所述的第三时钟信号和所述的第四时钟信号的幅值相同，所述的第一时钟信号和所述的第二时钟信号的相位相差90度，所述的第一时钟信号和所述的第三时钟信号的相位相差180度，所述的第一时钟信号和所述的第四时钟信号的相位相差270度。

4.根据权利要求3所述的一种四级反相器/缓冲器，其特征在于所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比均为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比均为

说明书

技术领域

[0001] 本发明涉及一种绝热电路，尤其是涉及一种采用钟控传输门自举绝热电路及四级反相器/缓冲器。

背景技术

[0002] 绝热电路是一种双轨输入，双轨输出结构电路，其打破传统的能量传输方式，由原来的电源-输出节点-地转化为从电源-输出节点-电源。绝热电路采用交变电源驱动电路，由交变电源对输出节点充电完成赋值，并通过回收节点电荷至电源，实现了能量恢复。现有的绝热ECRL结构绝热电路的电路图如图1(a)所示，其符号图如图1(b)所示，采用该绝热ECRL结构绝热电路设计的四级反相器/缓冲器的结构图如图2所示，该四相功率时钟图的波形图如图3所示。该绝热ECRL结构绝热电路中，MOS管由于阈值电压的存在，使得能量在预充阶段和能量恢复阶段不能都得以全部释放或回收，另外，由于其输出端悬空，造成电路的额外的功耗，增多了电路的不稳定性。并且对于ECRL结构绝热电路而言，负载越大，造成的非绝热功耗愈大，延时也相对比较大。

发明内容

[0003] 本发明所要解决的技术问题之一是提供一种在不影响电路性能的基础上，延时、功耗和功耗延时积均较小的采用钟控传输门自举绝热电路。

[0004] 本发明解决上述技术问题之一所采用的技术方案为：一种采用钟控传输门自举绝热电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第一时钟端，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四PMOS管的漏极、所述的第二NMOS管的漏极、所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的采用钟控传输门自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第二时钟端，所述的第三PMOS管的源极、所述的第五NMOS管的源极和所述的第三NMOS管的栅极连接，所述的第四PMOS管的源极、所述的第六NMOS管的源极和所述的第四NMOS管的栅极连接，所述的第一NMOS管的栅极为所述的采用钟控传输门自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的采用钟控传输门自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地；所述的采用钟控传输门自举绝热电路的第一时钟端接入的时钟信号和所述的采用钟控传输门自举绝热电路的第二时钟端接入的时钟信号幅值相同，但是相位相差180度。

[0005] 所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比均为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比均为该电路中，第三NMOS管和第四NMOS管的宽长比均为可以提高第五NMOS管的源极和第三PMOS管的源极的连接节点或者第四NMOS管的栅极、第六NMOS管的源极和第四PMOS管的源极的连接节点的电压，使得能量在回收阶段能够进一步充分回收，进一步降低功耗；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的宽长比均为第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的宽长比均为可以保证电路的性能和最佳噪声容限。

[0006] 与现有技术相比，本发明的采用钟控传输门自举绝热电路的优点在于通过第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管这八个MOS管构成采用钟控传输门自举绝热电路，电路结构简单，延时和功耗都得到了降低，第一PMOS管和第二PMOS管构成钟控传输门自举绝热电路的输出端和第一时钟端之间的钟控传输门反馈通路，在能量回收阶段，第一时钟端接入的功率时钟，第三NMOS管的栅极、第五NMOS管的源极和第三PMOS管的源极的连接节点A或者第四NMOS管的栅极、第六NMOS管的源极和第四PMOS管的源极的连接节点B由于电容的耦合作用而自举，保持第三NMOS管或第四NMOS管的导通，导通的第三NMOS管或第四NMOS管与第一PMOS管或第二PMOS管构成传输门，使得输出端的能量回收到功率时钟更加彻底，避免了因PMOS管阈值电压使得输出端不能完全回收到功率时钟去而引起能量损耗，功耗得到很大优化，由此，本发明的采用钟控传输门自举绝热电路在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。

[0007] 本发明所要解决的技术问题之二是提供一种在不影响电路性能的基础上，延时、功耗和功耗延时积均较小的四级反相器/缓冲器。

[0008] 本发明解决上述技术问题之二所采用的技术方案为：一种四级反相器/缓冲器，包括四个采用钟控传输门自举绝热电路，每一个所述的采用钟控传输门自举绝热电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第一时钟端，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四PMOS管的漏极、所述的第二NMOS管的漏极、所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的采用钟控传输门自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的采用钟控传输门自举绝热电路的第二时钟端，所述的第三PMOS管的源极、所述的第五NMOS管的源极和所述的第三NMOS管的栅极连接，所述的第四PMOS管的源极、所述的第六NMOS管的源极和所述的第四NMOS管的栅极连接，所述的第一NMOS管的栅极为所述的采用钟控传输门自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的采用钟控传输门自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地；第一个所述的钟控传输门自举绝热电路的输入端为所述的四级反相器/缓冲器的输入端，第一个所述的钟控传输门自举绝热电路的反相输入端为所述的四级反相器/缓冲器的反相输入端，第一个所述的钟控传输门自举绝热电路的输出端和第二个所述的钟控传输门自举绝热电路的输入端连接，第一个所述的钟控传输门自举绝热电路的反相输出端和第二个所述的钟控传输门自举绝热电路的反相输入端连接，第二个所述的钟控传输门自举绝热电路的输出端和第三个所述的钟控传输门自举绝热电路的输入端连接，第二个所述的钟控传输门自举绝热电路的反相输出端和第三个所述的钟控传输门自举绝热电路的反相输入端连接，第三个所述的钟控传输门自举绝热电路的输出端和第四个所述的钟控传输门自举绝热电路的输入端连接，第三个所述的钟控传输门自举绝热电路的反相输出端和第四个所述的钟控传输门自举绝热电路的反相输入端连接，第四个所述的钟控传输门自举绝热电路的输出端为所述的四级反相器/缓冲器的输出端，第四个所述的钟控传输门自举绝热电路的反相输出端为所述的四级反相器/缓冲器的反相输出端，第四个所述的钟控传输门自举绝热电路的第一时钟端和第二个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第一时钟端，第一个所述的钟控传输门自举绝热电路的第一时钟端和第三个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第二时钟端，第二个所述的钟控传输门自举绝热电路的第一时钟端和第四个所述的钟控传输门自举绝热电路的第二时钟端连接且其连接端为所述的四级反相器/缓冲器的第三时钟端，第一个所述的钟控传输门自举绝热电路的第二时钟端和第三个所述的钟控传输门自举绝热电路的第一时钟端连接且其连接端为所述的四级反相器/缓冲器的第四时钟端；所述的四级反相器/缓冲器的第一时钟端接入第一时钟信号，所述的四级反相器/缓冲器的第二时钟端接入第二时钟信号，所述的四级反相器/缓冲器的第三时钟端接入第三时钟信号，所述的四级反相器/缓冲器的第四时钟端接入第四时钟信号，所述的第一时钟信号、所述的第二时钟信号、所述的第三时钟信号和所述的第四时钟信号的幅值相同，所述的第一时钟信号和所述的第二时钟信号的相位相差90度，所述的第一时钟信号和所述的第三时钟信号的相位相差180度，所述的第一时钟信号和所述的第四时钟信号的相位相差270度。

[0009] 所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比均为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比均为该电路中，第三NMOS管和第四NMOS管的宽长比均为可以提高第五NMOS管的源极和第三PMOS管的源极的连接节点或者第四NMOS管的栅极、第六NMOS管的源极和第四PMOS管的源极的连接节点的电压，使得能量在回收阶段能够进一步充分回收，进一步降低功耗；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的宽长比均为第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的宽长比均为可以保证电路的性能和最佳噪声容限。

[0010] 与现有技术相比，本发明的四级反相器/缓冲器的优点在于通过四个采用钟控传输门自举绝热电路构成四级反相器/缓冲器，采用钟控传输门自举绝热电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管这八个MOS管，电路结构简单，延时和功耗都得到了降低，第一PMOS管和第二PMOS管构成钟控传输门自举绝热电路的输出端和第一时钟端之间的钟控传输门反馈通路，在能量回收阶段，第一时钟端接入的功率时钟，第三NMOS管的栅极、第五NMOS管的源极和第三PMOS管的源极的连接节点A或者第四NMOS管的栅极、第六NMOS管的源极和第四PMOS管的源极的连接节点B由于电容的耦合作用而自举，保持第三NMOS管或第四NMOS管的导通，导通的第三NMOS管或第四NMOS管与第一PMOS管或第二PMOS管构成传输门，使得输出端的能量回收到功率时钟更加彻底，避免了因PMOS管阈值电压使得输出端不能完全回收到功率时钟去而引起能量损耗，功耗得到很大优化，由此，本发明的四级反相器/缓冲器在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。

实施方案

[0022] 本发明公开了一种采用钟控传输门自举绝热电路，以下结合附图实施例对本发明的采用钟控传输门自举绝热电路作进一步详细描述。

[0023] 实施例一：如图4(a)、图4(b)和图4(c)所示，一种采用钟控传输门自举绝热电路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的栅极和第六NMOS管N6的栅极连接且其连接端为采用钟控传输门自举绝热电路的第一时钟端，第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四PMOS管P4的漏极、第二NMOS管N2的漏极、第四NMOS管N4的源极和第六NMOS管N6的漏极连接且其连接端为采用钟控传输门自举绝热电路的输出端，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接且其连接端为采用钟控传输门自举绝热电路的第二时钟端，第三PMOS管P3的源极、第五NMOS管N5的源极和第三NMOS管N3的栅极连接，第四PMOS管P4的源极、第六NMOS管N6的源极和第四NMOS管N4的栅极连接，第一NMOS管N1的栅极为采用钟控传输门自举绝热电路的输入端，第二NMOS管N2的栅极为采用钟控传输门自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地；采用钟控传输门自举绝热电路的第一时钟端接入的时钟信号和采用钟控传输门自举绝热电路的第二时钟端接入的时钟信号幅值相同，但是相位相差180度。

[0024] 实施例二：如图4(a)、图4(b)和图4(c)所示，一种采用钟控传输门自举绝热电路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的栅极和第六NMOS管N6的栅极连接且其连接端为采用钟控传输门自举绝热电路的第一时钟端，第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四PMOS管P4的漏极、第二NMOS管N2的漏极、第四NMOS管N4的源极和第六NMOS管N6的漏极连接且其连接端为采用钟控传输门自举绝热电路的输出端，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接且其连接端为采用钟控传输门自举绝热电路的第二时钟端，第三PMOS管P3的源极、第五NMOS管N5的源极和第三NMOS管N3的栅极连接，第四PMOS管P4的源极、第六NMOS管N6的源极和第四NMOS管N4的栅极连接，第一NMOS管N1的栅极为采用钟控传输门自举绝热电路的输入端，第二NMOS管N2的栅极为采用钟控传输门自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地；采用钟控传输门自举绝热电路的第一时钟端接入的时钟信号和采用钟控传输门自举绝热电路的第二时钟端接入的时钟信号幅值相同，但是相位相差180度。

[0025] 本实施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4的宽长比均为第三NMOS管N3和第四NMOS管N4的宽长比均为第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的宽长比均为

[0026] 将本发明的采用钟控传输门自举绝热电路在PTM32nm和现有的绝热ECRL结构绝热电路，在PTM32nm标准工艺下分别进行仿真。标准电压(1v)下，现有的绝热ECRL结构绝热电路在PTM32nm标准工艺下的仿真波形图如图7所示；标准电压(1v)下，本发明的采用钟控传输门自举绝热电路在PTM32nm标准工艺下的仿真波形图如图8所示。分析图7和图8可知，本发明的采用钟控传输门自举绝热电路具有正确的逻辑和明显的低功耗特性。

[0027] 本发明还公开了一种采用上述钟控传输门自举绝热电路的四级反相器/缓冲器，以下结合附图实施例对本发明的四级反相器/缓冲器作进一步详细描述。

[0028] 实施例一：如图4(a)、图4(b)、图4(c)、图5和图6所示，一种四级反相器/缓冲器，包括四个采用钟控传输门自举绝热电路，每一个采用钟控传输门自举绝热电路分别包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的栅极和第六NMOS管N6的栅极连接且其连接端为采用钟控传输门自举绝热电路的第一时钟端，第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四PMOS管P4的漏极、第二NMOS管N2的漏极、第四NMOS管N4的源极和第六NMOS管N6的漏极连接且其连接端为采用钟控传输门自举绝热电路的输出端，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接且其连接端为采用钟控传输门自举绝热电路的第二时钟端，第三PMOS管P3的源极、第五NMOS管N5的源极和第三NMOS管N3的栅极连接，第四PMOS管P4的源极、第六NMOS管N6的源极和第四NMOS管N4的栅极连接，第一NMOS管N1的栅极为采用钟控传输门自举绝热电路的输入端，第二NMOS管N2的栅极为采用钟控传输门自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地；第一个钟控传输门自举绝热电路的输入端为四级反相器/缓冲器的输入端，第一个钟控传输门自举绝热电路的反相输入端为四级反相器/缓冲器的反相输入端，第一个钟控传输门自举绝热电路的输出端和第二个钟控传输门自举绝热电路的输入端连接，第一个钟控传输门自举绝热电路的反相输出端和第二个钟控传输门自举绝热电路的反相输入端连接，第二个钟控传输门自举绝热电路的输出端和第三个钟控传输门自举绝热电路的输入端连接，第二个钟控传输门自举绝热电路的反相输出端和第三个钟控传输门自举绝热电路的反相输入端连接，第三个钟控传输门自举绝热电路的输出端和第四个钟控传输门自举绝热电路的输入端连接，第三个钟控传输门自举绝热电路的反相输出端和第四个钟控传输门自举绝热电路的反相输入端连接，第四个钟控传输门自举绝热电路的输出端为四级反相器/缓冲器的输出端，第四个钟控传输门自举绝热电路的反相输出端为四级反相器/缓冲器的反相输出端，第四个钟控传输门自举绝热电路的第一时钟端和第二个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第一时钟端，第一个钟控传输门自举绝热电路的第一时钟端和第三个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第二时钟端，第二个钟控传输门自举绝热电路的第一时钟端和第四个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第三时钟端，第一个钟控传输门自举绝热电路的第二时钟端和第三个钟控传输门自举绝热电路的第一时钟端连接且其连接端为四级反相器/缓冲器的第四时钟端；四级反相器/缓冲器的第一时钟端接入第一时钟信号CLK1，四级反相器/缓冲器的第二时钟端接入第二时钟信号CLK2，四级反相器/缓冲器的第三时钟端接入第三时钟信号CLK3，四级反相器/缓冲器的第四时钟端接入第四时钟信号CLK4，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的幅值相同，第一时钟信号CLK1和第二时钟信号CLK2的相位相差90度，第一时钟信号CLK1和第三时钟信号CLK3的相位相差180度，第一时钟信号CLK1和第四时钟信号CLK4的相位相差270度。

[0029] 实施例二：如图4(a)、图4(b)、图4(c)、图5和图6所示，一种四级反相器/缓冲器，包括四个采用钟控传输门自举绝热电路，每一个采用钟控传输门自举绝热电路分别包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的栅极和第六NMOS管N6的栅极连接且其连接端为采用钟控传输门自举绝热电路的第一时钟端，第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四PMOS管P4的漏极、第二NMOS管N2的漏极、第四NMOS管N4的源极和第六NMOS管N6的漏极连接且其连接端为采用钟控传输门自举绝热电路的输出端，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接且其连接端为采用钟控传输门自举绝热电路的反相输出端，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接且其连接端为采用钟控传输门自举绝热电路的第二时钟端，第三PMOS管P3的源极、第五NMOS管N5的源极和第三NMOS管N3的栅极连接，第四PMOS管P4的源极、第六NMOS管N6的源极和第四NMOS管N4的栅极连接，第一NMOS管N1的栅极为采用钟控传输门自举绝热电路的输入端，第二NMOS管N2的栅极为采用钟控传输门自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地；第一个钟控传输门自举绝热电路的输入端为四级反相器/缓冲器的输入端，第一个钟控传输门自举绝热电路的反相输入端为四级反相器/缓冲器的反相输入端，第一个钟控传输门自举绝热电路的输出端和第二个钟控传输门自举绝热电路的输入端连接，第一个钟控传输门自举绝热电路的反相输出端和第二个钟控传输门自举绝热电路的反相输入端连接，第二个钟控传输门自举绝热电路的输出端和第三个钟控传输门自举绝热电路的输入端连接，第二个钟控传输门自举绝热电路的反相输出端和第三个钟控传输门自举绝热电路的反相输入端连接，第三个钟控传输门自举绝热电路的输出端和第四个钟控传输门自举绝热电路的输入端连接，第三个钟控传输门自举绝热电路的反相输出端和第四个钟控传输门自举绝热电路的反相输入端连接，第四个钟控传输门自举绝热电路的输出端为四级反相器/缓冲器的输出端，第四个钟控传输门自举绝热电路的反相输出端为四级反相器/缓冲器的反相输出端，第四个钟控传输门自举绝热电路的第一时钟端和第二个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第一时钟端，第一个钟控传输门自举绝热电路的第一时钟端和第三个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第二时钟端，第二个钟控传输门自举绝热电路的第一时钟端和第四个钟控传输门自举绝热电路的第二时钟端连接且其连接端为四级反相器/缓冲器的第三时钟端，第一个钟控传输门自举绝热电路的第二时钟端和第三个钟控传输门自举绝热电路的第一时钟端连接且其连接端为四级反相器/缓冲器的第四时钟端；四级反相器/缓冲器的第一时钟端接入第一时钟信号CLK1，四级反相器/缓冲器的第二时钟端接入第二时钟信号CLK2，四级反相器/缓冲器的第三时钟端接入第三时钟信号CLK3，四级反相器/缓冲器的第四时钟端接入第四时钟信号CLK4，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的幅值相同，第一时钟信号CLK1和第二时钟信号CLK2的相位相差90度，第一时钟信号CLK1和第三时钟信号CLK3的相位相差180度，第一时钟信号CLK1和第四时钟信号CLK4的相位相差270度。

[0030] 本实施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4的宽长比均为第三NMOS管N3和第四NMOS管N4的宽长比均为第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的宽长比均为

[0031] 为了验证本发明的四级反相器/缓冲器的优越性，将本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在PTM32nm标准工艺下的各种性能进行对比。使用电路仿真工具HSPICE在电路的输入频率为100MHz、200MHz，负载分别为10fF、20fF、30fF、40fF的条件下对两种电路结构进行了仿真比较分析，PTM工艺库对应的标准电源电压为1V。

[0032] 表1为在PTM32nm标准工艺，输入频率为100MHz，负载为10fF下本发明的四级反相器/缓冲器与现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0033] 表1

[0034]

[0035] 从表1中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了28％，平均总功耗降低了44％，功耗延时积降低了60％。

[0036] 表2为在PTM32nm标准工艺，输入频率为100MHz，负载为20fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0037] 表2

[0038]

[0039] 从表2中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了30％，平均总功耗降低了47％，功耗延时积降低了63％。

[0040] 表3为在PTM32nm标准工艺，输入频率为100MHz，负载为30fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0041] 表3

[0042]

[0043] 从表3中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了32％，平均总功耗降低了51％，功耗延时积降低了66％。

[0044] 表4为在PTM32nm标准工艺，输入频率为100MHz，负载为40fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0045] 表4

[0046]

[0047] 从表4中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了32％，平均总功耗降低了54％，功耗延时积降低了68％。

[0048] 表5为在PTM32nm标准工艺，输入频率为200MHz，负载为10fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0049] 表5

[0050]

[0051] 从表5中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了28％，平均总功耗降低了47％，功耗延时积降低了62％。

[0052] 表6为在PTM32nm标准工艺，输入频率为200MHz，负载为20fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0053] 表6

[0054]

[0055] 从表6中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了30％，平均总功耗降低了49％，功耗延时积降低了64％。

[0056] 表7为在PTM32nm标准工艺，输入频率为200MHz，负载为30fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0057] 表7

[0058]

[0059] 从表7中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了32％，平均总功耗降低了54％，功耗延时积降低了68％。

[0060] 表8为在PTM32nm标准工艺，输入频率为200MHz，负载为40fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。

[0061] 表8

[0062]

[0063] 从表8中可以得出：发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了32％，平均总功耗降低了59％，功耗延时积降低了72％。

[0064] 由上述的比较数据可见，在不影响电路性能的前提下，本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，工作频率越大，负载越大，延时、功耗和功耗延时积优化程度也越大。

附图说明

[0011] 图1(a)为现有的绝热ECRL结构绝热电路的电路图；

[0012] 图1(b)为现有的绝热ECRL结构绝热电路的符号图；

[0013] 图2为现有的基于ECRL结构绝热电路的四级反相器/缓冲器的结构图；

[0014] 图3为现有的基于ECRL结构绝热电路的四级反相器/缓冲器接入的四相功率时钟图的波形图；

[0015] 图4(a)为本发明的采用钟控传输门自举绝热电路的电路图；

[0016] 图4(b)为本发明的采用钟控传输门自举绝热电路的符号图；

[0017] 图4(c)为本发明的采用钟控传输门自举绝热电路的时钟波形图；

[0018] 图5为本发明的四级反相器/缓冲器的结构图；

[0019] 图6为本发明的四级反相器/缓冲器的接入的四相功率时钟图的波形图；

[0020] 图7为标准电压(1v)下，现有的绝热ECRL结构绝热电路在PTM32nm标准工艺下的仿真波形图

[0021] 图8为标准电压(1v)下，本发明的采用钟控传输门自举绝热电路在PTM32nm标准工艺下的仿真波形图。

1一种N管反馈型自举绝热电路及四级反相器/缓冲器 2一种可控二极管自举绝热电路及四级反相器/缓冲器 3一种采用钟控传输门自举绝热电路及四级反相器/缓冲器