[0014] 下面结合附图对本发明优选实施例作详细说明。
[0015] 本发明的理论出发点是压控忆阻器伏安特性的一般表达式：
[0016] i＝G(z,u)u(t),
[0017]
[0018] 其中，变量z表示忆阻器的状态。
[0019] 如图1所示，本实施例压控忆阻器模拟等效电路包括集成运算放大器U1、乘法器U2、U3和少量电阻、电容，集成运算放大器U1主要实现差分放大、反相加法、积分运算和反相放大；乘法器U2、U3实现两个信号的相乘；U1采用LF347N，U2和U3采用AD633JN。
[0020] 如图2所示，本实施例中电阻R1连接输入端A接于电阻R1的一端，电阻R1的该端还与电阻R2的一端相接，电阻R1的另一端接地，电阻R2的另一端与集成运算放大器U1的第3引脚相接，即与差分放大器的同相端相接，还与电阻R3的一端相接，电阻R3的另一端接地。设电路的输入电流为i：
[0021]
[0022] 其中，uA为输入端A对地的电压。由于R2+R3>>R1，电路的输入电流近似为：
[0023]
[0024] 集成运算放大器U1内有4个运算放大器，其中，第1、2、3引脚对应的运算放大器，与外围电阻R2、R3、R4、R5构成差分放大器，用以实现双端电压u转为单端对地的电压，即U1引脚1的电压为：
[0025]
[0026] 其中，uB为输入端B对地的电压，由于R4＝R5，则U1引脚1的电压为[0027] u1＝uA-uB
[0028] 集成运算放大器U1的第5、6、7引脚对应的运算放大器，与外围电阻R6、R7、R8、R9构成反相加法器，即U1引脚7的电压为：
[0029]
[0030] 其中，u2w为乘法器U2的W引脚电压，u14为集成运算放大器U1引脚14的电压。
[0031] 集成运算放大器U1的第8、9、10引脚与外围电容C1、电阻R10、R11构成积分器，用以实现输入电压的积分，即U1引脚8的电压：
[0032]
[0033] 集成运算放大器U1的第12、13、14引脚对应的运算放大器，与外围电阻R12、R13构成反相放大器，即U1引脚14的电压为：
[0034]
[0035] 若将上式用微分形式表示，则为
[0036]
[0037] u14用于表示忆阻器的状态。
[0038] 乘法器U2用以实现输入电压u1和U1引脚8的电压u8的乘积运算，即U2输出端W引脚的电压：
[0039]
[0040] 乘法器U3用以实现U2输出端W引脚的电压u2w和U1引脚8的电压u8的乘积运算，即U3输出端W引脚的电压：
[0041]
[0042] 如图2所示，输入端A、B的伏安特性为：
[0043]
[0044] 因此，
[0045]
[0046] 其中，
[0047]
[0048] 忆阻器模拟等效电路的伏安特性，与压控忆阻器伏安特性比较得知电导：
[0049]
[0050] 集成运算放大器U1的第1引脚通过电阻R5与第2引脚相接，第2引脚通过R4作为信号输入端，第3引脚通过R3接地，第4引脚接+15V电源VCC，第11引脚接-15V电源VEE；集成运算放大器U1的第1引脚通过电阻R8与第6引脚相连，第5引脚接地，第6引脚通过电阻R9接第7引脚；第7引脚通过电阻R10与第9引脚相接；第8引脚通过电容C1和电阻R11的并联网络与第9引脚相接，第10引脚接地；第13引脚通过电阻R12接第8引脚，第12引脚接地；第14引脚通过电阻R13与第13引脚相接，通过电阻R6与第6引脚相接。
[0051] 乘法器U2的X1引脚接集成运算放大器U1的第1引脚，Y1引脚与集成运算放大器U1的第8引脚相接，X2引脚和Y2引脚接地，VS+引脚接+15V电源VCC，VS-引脚接-15V电源VEE，Z引脚通过电阻R14与W引脚相接，通过电阻R15接地，W引脚通过电阻R7与U1第6引脚相接。
[0052] 乘法器U3的X1引脚接接乘法器U2的W引脚，Y1引脚与集成运算放大器U1的第8引脚相接，X2引脚和Y2引脚接地，VS+引脚接+15V电源VCC，VS-引脚接-15V电源VEE，Z引脚通过电阻R16与W引脚相接，通过电阻R17接地，W引脚通过电阻R4与U1第2引脚相接。
[0053] 本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。
