[0029] 请参考图3，本发明用于低压差线性稳压器的自检测噪声滤波电路包括NMOS管N1、电阻R1、电容C1、窗口电压比较器1、窗口电压比较器2及延迟合并电路。参考电压Vref从N1的源极输入，窗口电压比较器1和窗口电压比较器2对滤波器输入电压Vref和输出电压Vref,flt进行比较，分别输出延迟合并电路的两输入信号nrst_hi和nrst_lo。延迟合并电路对两输入信号nrst_hi和nrst_lo进行处理后得到控制信号vmosr，通过该控制信号vmosr信号对滤波器的串联NMOS管N1进行控制。
[0030] 具体地，输入电压Vref分别输入N1的源极和两个窗口电压比较器的一输入端，N1的漏极经电阻R1后输出电压Vref,flt，输出电压Vref,flt分别输入两个窗口电压比较器的另一输入端，两个窗口电压比较器的输出端连接延迟合并电路的两输入端，延迟合并电路的输出端连接N1的栅极，电阻R1连接电容C1后接地。
[0031] 具体地，基于图3，对其工作原理做如下说明：窗口电压比较器1和窗口电压比较器2是相同的，对输入的压差dV进行检测，当dV大于窗口电压比较器的内在压差dV0时，输出为高电平；反之，输出为低电平。窗口电压比较器1对Vref和Vref,flt的压差进行检测，当压差小于dV0时，输出为高电平；当压差大于dV0时，输出为低电平。窗口电压比较器2对Vref和Vref,flt的压差进行检测，当压差小于-dV0时，输出为低电平；当压差大于-dV0时，输出为高电平。延迟合并电路对两个窗口电压比较器的输出nrst_hi和nrst_lo进行合并操作，并作延时处理；当nrst_hi和nrst_lo任一个输入为低时，输出均迅速拉低，使得滤波器的串联PMOS管P1开启，迫使Vref,flt接近Vref；当两个输入nrst_hi和nrst_lo均为高时，则做延时处理，使得滤波器的串联PMOS管P1关断较慢，以保证Vref,flt充分接近Vref。
[0032] 进一步地，请参考图4，窗口电压比较器包括偏置电路、第一级电路、第二级电路、第三级电路以及电流负载电路。如图所示，电流源Ibias和NMOS管N1构成电压偏置电路，用于给NMOS管N2和N3提供偏置电压。NMOS管N4和N5构成窗口电压比较器的输入级(即第一级电路)，其并非普通的差分输入对管，而是有固定的失调电压dV0,失调量由两个N2和N3的宽长比决定，N4的宽长比为W/L，N5的宽长比为AW/L，A>1。PMOS管P1和P2作为电流负载，镜像后输出。PMOS管P3和NMOS管N3组成了窗口电压比较器的第二级。反相器INV1构成窗口电压比较器的第三级，进一步放大以得到轨到轨输出。进一步地，从图5的输入输出波形图可以看出，窗口电压比较器把输入压差dV与内在的压差dV0相比较，放大后得到轨到轨输出nrst_hi和nrst_lo。由于窗口电压比较器1的输入刚好是窗口电压比较器2的反相，故两个窗口电压比较器输出合并(相 与)后刚好得到一个窗口电压检测功能：Vref-dV0
[0033] 具体地，在图4中，电流源Ibias的一端连接N1的漏极，另一端连接电源；N1的漏极连接N1的栅极、N2的栅极和N3的栅极，N1、N2和N3的源极接地；N2的漏极连接N4和N5的源极；N3的漏极连接P3的漏极和反相器INV1的输入端；N4的栅极连接输入电压inp，N4和N5的源极相互连接，N4的漏极连接P1的漏极和栅极；N5的栅极连接输入电压inm，N5的漏极连接P2的漏极和P3的栅极；P1和P2的栅极相互连接。
[0034] 进一步地，请参考图6，延迟合并电路包括电流源Ileak、PMOS管P1、P2、NMOS管N1、N2、电容C1及反相器INV1。具体地，电流源Ileak的一端连接N1及N2的源极，电流源Ileak的另一端接地；电容C1的两端分别连接反相器INV1和地；N1的栅极连接P1的栅极，N1的漏极连接P1的漏极和INV1，P1和P2的源极接电源，P2的栅极连接N2的栅极，P2的漏极连接N2管的漏极和INV1，延迟合并电路的两个输入nrst_hi和nrst_lo分别连接到P1和P2的栅极。
[0035] 在图6中，当nrst_hi或nrst_lo为低时，NMOS管N1或N2被关断，PMOS管P1或P2开启，C1上的电位Vchg被迅速拉高，反相器输出为低。
[0036] 具体地，当nrst_hi和nrst_lo均为高时，PMOS管P1和P2被关断，NMOS管N1和N2开启，电流源Ileak给电容C1放电；由于Ileak很小，故C1上的电位Vchg放电较慢。放电时间Tchg为
[0037]
[0038] 由式(2)知，电容C1放电时的延迟时间Tchg与泄放电流Ileak成反比，与电容C1成正比，可以根据不同的应用需要对电容C1和泄放电流Ileak进行调整。
[0039] 进一步地，从图7中给出的延时合并电路的电容C1上的电压Vchg泄放时序图可以看出，通过延时合并电路实现了两个窗口电压比较器输出nrst_hi和nrst_lo的合并(相与)功能，从而实现了窗口电压检测：Vref-dV0Vref+dV0时，电平C1上的电平Vchg迅速被拉高，从而噪声滤波器串联PMOS管P1迅速开启。
[0040] 针对上述描述，需要说明的是，在每一个电路图中，不管是电阻、电容、NMOS管还是PMOS管，其标示都是从数字1开始的，比如在图3中，电路符号为R1、C1、N1，图4及图6中的电路符号仍然记为C1、N1、P1。而在权利要求中采用第一、第二、第三等描述方法仅是为了使得权利要求更加清楚而已。具体地，图中的电路符号与权利要求中第一、第二等术语的对应关系分别如下：在图3中，N1对应第一NMOS管、R1对应第一电阻，C1对应第一电容；在图4中，Ibias对应第一电流源，N1对应第二NOMS管，N2、N3、N4、N5分别对应第三NMOS管、第六NMOS管、第四NMOS管、第五NMOS管，P1、P2、P3分别对应第二PMOS管、第三PMOS管、第一PMOS管，INV1对应第一反相器；在图6中，Ileak对应第二电流源，N1、N2分别对应第七NMOS管、第八NMOS管，P1、P2分别对应第四PMOS管、第五PMOS管，C1对应第二电容，INV1对应第二反相器。
[0041] 综上，从以上描述可以看出，本发明是在普通一阶低通电阻电容滤波器的基础上，串联一个NMOS管，同时使用窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测和延迟处理，延时合并电路的输出用于控制串联NMOS管，从而在芯片内实现了较低的低通滤波器频率拐角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。
[0042] 以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
