附图说明
[0015] 图1 为集成梳状栅纵向沟道SOI nLDMOS截面结构示意图；
[0016] 图2 为集成梳状栅纵向沟道SOI nLDMOS俯视图；
[0017] 图中，半导体衬底1、隐埋氧化层2、低阻横向梳状纵向多晶硅栅3、横向梳状纵向栅介质层4、阱区5、源区6、栅电极7、场氧化层8、源电极与源场板9、接触孔10、欧姆接触区11、顶层半导体12、漏电极与漏场板13、缓冲区14、漏极区15。
[0018] 具体实施方式：
[0019] 如图1和图2所示，一种梳状栅纵向沟道SOI LDMOS单元，包括半导体衬底1、隐埋氧化层2、低阻多晶硅横向梳状纵向栅3、横向梳状纵向栅介质层4、阱区5、源区6、栅电极7、场氧化层8、源电极与源场板9、接触孔10、欧姆接触区11、顶层半导体12、漏电极与漏场板13、缓冲区14、漏极区15。
[0020] 隐埋氧化层2将半导体衬底1和顶层半导体12完全隔离，在顶层半导体12的一侧设置成一个同型较重掺杂半导体区，作为LDMOS的缓冲区14，在另一侧上表面形成一个异型较重掺杂半导体区，作为LDMOS的阱区5；
[0021] 在阱区5中靠近缓冲区14一侧进行阱区5的同型重掺杂形成阱区5的欧姆接触区11，欧姆接触区11靠近缓冲区14一侧的边缘与阱区5靠近缓冲区14一侧的边缘不重合，且欧姆接触区11被包含在阱区5内；另一侧进行阱区5的异型重掺杂形成LDMOS的源区6；
[0022] 将源区6、阱区5和顶层半导体12中远离缓冲区14的一侧，刻蚀成横向梳状深槽，并在槽内壁上生成一薄层绝缘介质作为横向梳状纵向栅介质层4；
[0023] 横向梳状纵向栅介质层4外侧壁覆盖多晶硅层并进行N型重掺杂，形成低阻横向梳状纵向多晶硅栅3；
[0024] 在缓冲区14的内部远离横向梳状纵向栅介质层4一侧先刻蚀一个浅槽，在该浅槽中远离横向梳状纵向栅介质层4一侧刻蚀一个深槽，然后对裸露出来的缓冲区14部分进行相同类型的重掺杂，形成LDMOS的台阶式漏极区15；
[0025] 位于阱区5下面，且自横向梳状纵向栅介质层4与顶层半导体12的界面开始到缓冲区14的边界为止的顶层半导体12部分，作为LDMOS的漂移区；
[0026] 横向梳状纵向栅介质层4、低阻横向梳状纵向多晶硅栅3、源区6靠近横向梳状纵向栅介质层4的部分形成场氧化层8；同时阱区5和漏极区15之间的上表面也形成场氧化层8，且该场氧化层8覆盖阱区5和漏极区15的边缘；
[0027] 在低阻横向梳状纵向多晶硅栅3所处深槽上表面开有接触孔10，淀积金属作为栅电极7；在源区6与阱区5紧密接触部分的上表面开出接触孔10，淀积金属层并在临近阱区5一侧场氧化层8上覆盖阱区5和漂移区的上表面边缘作为源极和源场板9；在台阶式漏极区15上表面开出接触孔10，淀积金属层并在场氧化层8上覆盖缓冲区14和漏极区15上表面边缘作为漏极和漏场板13。
[0028] 本发明中栅和栅介质层的俯视图为横向梳状，纵向栅介质层4沿纵向覆盖源区6、阱区5和漂移区的沟槽侧表面，形成器件沟道宽度与漂移区宽度之比大于1的纵向MOS沟道，既有效减小器件沟道电阻，又能在导通态增强沟道向漂移区的电子流注入，凭借漂移区电导调制效应减小漂移区电阻，从而达到减小器件通态电阻、降低器件通态压降和功耗的同时提高器件输出电流的目的。
