[0032] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0033] 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0034] 为解决现有技术中由于存在射频悬空电路而导致的电路功耗问题，本发明提供一种降低电路功耗的电路，所述降低电路功耗的电路包括：第一本体电路和谐振电路；
[0035] 所述第一本体电路用于实现对应的预设功能；
[0036] 所述谐振电路与所述第一本体电路并联，用于将所述谐振电路与所述第一本体电路连接的节点调制为高阻抗状态。
[0037] 请参考图1，在具体实施例中，为了实现多种功能，在实际的layout布图中，将芯片IC1、芯片IC2以及芯片IC3按照图1所示的布局进行排布。在贴片时，可能根据实际需要仅将芯片IC2进行贴片，而不需要芯片IC3的功能，因此，芯片IC3及其相关器件将不被贴片。
[0038] 这样，所述第一本体电路即为包括芯片IC1至芯片IC2的之间的相关电路；本实施例中，还包括：第二本体电路；即芯片IC2及其相关的电路；所述第二本体电路通过谐振电路与所述第一本体电路并联。图1中所示的谐振电路即为节点A与节点B之间的电路。
[0039] 在实际应用时，当所述第二本体电路接收相应的输入信号时，所述第二本体电路通过零欧姆电阻与所述谐振电路连接。也就是说，可以在R3位置上贴片一个零欧姆电阻。而当所述第二本体电路不需要接收相应的输入信号时，所述第二本体电路与所述谐振电路断开连接；也就是说，不在R3位置上贴片，这样就可以断开连接。
[0040] 需要说明的是，这里所述的芯片IC1、芯片IC2及芯片IC3仅为举例说明，在实际应用中，可以为具体的电路结构，本发明对此不做限制。
[0041] 为了方便说明，假设芯片IC2接收芯片IC1输出的信号，这样，在实际的电路中，需要将芯片IC1、芯片IC2以及相关的节点进行连接，也就是说，需要将芯片IC1、芯片IC2进行贴片，将两个芯片之间的连接通过零欧姆电阻实现电连接。此为现有技术的相关内容，在此不再赘述。
[0042] 由于芯片IC3及其相关的电路不需要贴片，因此，这一支电路就可能存在现有技术中所述的悬空电路，从而导致增加电路的功耗。为减少悬空电路的电路功耗，本发明在layout布图时，就需要调整谐振电路的线路长度，即节点A与节点B之间的线路长度。
[0043] 本实施例中，所述谐振电路至少包括一个零欧姆电阻，所述零欧姆电阻的一端作为所述谐振电路与所述第一本体电路连接的节点；所述零欧姆电阻的另一端接地。具体地，参考图1，可以在节点A至节点B之间的线路中，在R1和R2位置上设置两个零欧姆电阻，从而实现谐振电路的导通。
[0044] 在本实施例中，所述谐振电路的线路长度与所述第一本体电路的输入信号的波长相关。优选的，所述谐振电路的线路长度为所述第一本体电路的输入信号的波长的四分之一。
[0045] 以下结合图2对谐振电路的工作原理做进一步详细说明。
[0046] 参考图2，在实际电路中，电压u与电流i在时序上的关系如图2所示。具体地，本领域技术人员应当理解的是：
[0047] 1)电压u产生电磁场E，电流i产生磁场M；
[0048] 2)电压u与电流i都是在1/2波长的期间由波谷到波峰再到波谷，且相差1/4波长，即
[0049] 90度；
[0050] 3)传输线传输TEM波，所以可以用电压电流来描述波的行为；
[0051] 4)传输线需要关注其反射的特性。
[0052] 由图2可知，终端短路的传输线，其端点的电流最大，电压却最小，也就是阻抗最小，由此端点往源端回1/4波长时，就会出现电压最大而电流最小(阻抗最大)的点，若源端就是这个点，相当于看到一个高阻抗，也就相当于并联谐振。若继续往回1/2波长时，又会出现一个同样特性的点，即波长/4+波长*n/2。
[0053] 同理，当终端开路时，在端点电压最大，电流最小(电阻最大)，往回1/4波长时得到一个电压最低，电流最大(阻抗最小)的点，相当于串联谐振。
[0054] 根据上述原理分析可知，当传输线的线路长度为波长的四分之一时，传输线路的源端处于高阻抗状态，也即相当于传输线处于开路。
[0055] 结合图1，当第二本体电路不需要贴片时，就会有谐振电路(节点A至节点B之间的电路)的射频电路尾巴拖出来，而根据图2的原理分析，可以在layout时把节点A到节点B的走线长度满足波长/4+波长*n/2，这样就在节点A至节点B之间形成一个并联谐振电路，此时A点就相当于阻抗无限大的开路状态，解决射频尾巴的问题，从而有效的降低电路功耗。
[0056] 当然，在实际Layout时还需要考虑实际的介电系数，板子环境等因素，但是通过简单的控制谐振电路的线路长度即可有效的解决射频悬空问题，进而降低电路的功耗。另外，在实际应用中，还可以根据需要有效合理的选择节点A至节点C之间的电路为谐振电路，从而根据图2所示的原理调整节点A至节点C之间的线路长度，而不必拘泥于节点A至节点B之间的线路，此不应限制本发明的保护范围。
[0057] 相应的，本发明还提供一种降低电路功耗的方法，所述降低电路功耗的方法包括：
[0058] 在完成第一本体电路之后，设置与所述第一本体电路并联的谐振电路；
[0059] 调整所述谐振电路的线路长度以调制所述谐振电路与所述第一本体电路连接的节点处于高阻抗状态。
[0060] 具体的，所述谐振电路的线路长度与所述第一本体电路的输入信号的波长相关。优选的，所述谐振电路的线路长度为所述第一本体电路的输入信号的波长的四分之一。
[0061] 本发明技术方案中，利用并联谐振电路的工作原理将谐振电路与第一本体电路的连接节点处设置为高阻抗状态，从而有效的解决了悬空电路的问题，进而大大降低了电路的功耗。
[0062] 优选方案中，仅需将谐振电路的线路长度调整为输入信号的波长的四分之一，这种调制方式简单便捷，不需要额外增加电路成本。
[0063] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
